• Capacitive and thermal sensing techniques to locate and track people indoors
• High-level synthesis of digital circuits from C++/OpenCL/SystemC
• Low-power and low-energy electronic circuit design
• Recording, retrieval and listening of oral stories

ERC sectors

SDG

• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2021/2022 (38. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2020/2021 (37. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2019/2020 (36. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2018/2019 (35. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2017/2018 (34. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2016/2017 (33. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2015/2016 (32. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2014/2015 (31. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2013/2014 (30. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRONICA, 2012/2013 (29. ciclo)
  Politecnico di TORINO
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2010/2011 (27. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2009/2010 (26. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2008/2009 (25. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2007/2008 (24. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2006/2007 (23. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2005/2006 (22. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2004/2005 (21. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2003/2004 (20. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2002/2003 (19. ciclo)
  Università degli Studi di UDINE

• Collegio di Ingegneria Elettronica, delle Telecomunicazioni e Fisica (ETF). Componente
• Collegio di Ingegneria Informatica, del Cinema e Meccatronica. Componente

Master of Science

• Microelettronica digitale. A.A. 2017/18, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Titolare del corso
• Microelettronica digitale. A.A. 2018/19, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Microelettronica digitale. A.A. 2019/20, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Microelettronica digitale. A.A. 2020/21, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Microelettronica digitale. A.A. 2021/22, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Microelettronica digitale. A.A. 2022/23, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Modeling and optimization of embedded systems. A.A. 2017/18, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Titolare del corso
• Modeling and optimization of embedded systems. A.A. 2018/19, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Titolare del corso
• Modeling and optimization of embedded systems. A.A. 2019/20, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Modeling and optimization of embedded systems. A.A. 2020/21, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Modeling and optimization of embedded systems. A.A. 2021/22, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Modeling and optimization of embedded systems. A.A. 2022/23, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Embedded Electronic Systems for AI/ML. A.A. 2020/21, MECHATRONIC ENGINEERING (INGEGNERIA MECCATRONICA). Titolare del corso
• Embedded Electronic Systems for AI/ML. A.A. 2021/22, MECHATRONIC ENGINEERING (INGEGNERIA MECCATRONICA). Titolare del corso
• Embedded Electronic Systems for AI/ML. A.A. 2022/23, MECHATRONIC ENGINEERING (INGEGNERIA MECCATRONICA). Titolare del corso

Bachelor of Science

• Elettronica applicata. A.A. 2017/18, INGEGNERIA INFORMATICA. Titolare del corso
• Elettronica applicata. A.A. 2018/19, INGEGNERIA INFORMATICA. Titolare del corso
• Elettronica applicata. A.A. 2019/20, INGEGNERIA INFORMATICA. Titolare del corso
• Elettronica applicata. A.A. 2020/21, INGEGNERIA INFORMATICA. Collaboratore del corso
• Elettronica applicata. A.A. 2021/22, INGEGNERIA INFORMATICA. Titolare del corso

Projects funded by commercial contracts

• Prestazion didattica dal titolo: “Linguaggio di modellizzazione SystemC”, (2021-2022) - Responsabile Scientifico
  Commercial contracts

• Tagless indoor person localization and identification
• Hardware-accelerated machine learning for human localization, identification and behavior inference
• System-level design via high-level synthesis

• Ambient sensing and processing
• High-performance software acceleration on heterogeneous CPU/GPU/FPGA platforms

Projects funded by competitive calls

• Reconfigurable Heterogeneous Highly Parallel Processing Platform for safe and secure AI, (2023-2026) - Responsabile Scientifico
  UE-funded research - JTI - ECSEL
• RESTART - RESearch and innovation on future Telecommunications systems and networks, to make Italy more smART” - Spoke 6, (2023-2025) - Responsabile Scientifico di Struttura
  PNRR – Mission 4
• Centro Nazionale HPC, Big data e Quantum Computing - Spoke 1, (2022-2025) - Responsabile Scientifico di Struttura
  PNRR – Mission 4
• ECOSCALE-Energy-efficient Heterogeneous COmputing atexaSCALE, (2015-2018) - Responsabile Scientifico
  UE-funded research - H2020 - Excellent Science - FET
• WSN-DPCM - WSN DEVELOPMENT, PLANNING AND COMMISSIONING & MAINTENANCE TOOLSET, (2011-2015) - Responsabile Scientifico
  UE-funded research - JTI ARTEMIS
• PHARAON-PARALLEL & HETEROGENEOUS ARCHITECTURE FOR REAL-TIME APPLICATIONS, (2011-2014) - Responsabile Scientifico
  UE-funded research - VII PQ - COOPERATION - ICT
• COMPLEX - CODESIGN AND POWER MANAGEMENT IN PLATFORM-BASED DESIGN SPACE EXPLORATION, (2009-2012) - Responsabile Scientifico
  UE-funded research - VII PQ - COOPERATION - ICT
• MODERN-MODELING AND DESIGN OF RELIABLE, PROCESS VARIATION-AWARE NANOELECTRONIC DEVICES, CIRCUITS AND SYSTEMS, (2009-2012) - Responsabile Scientifico
  UE-funded research - JTI - ECSEL
• OSMOSIS -OPEN SOURCE MODELLING AND HARDWARE SOFTWARE CODESIGN OF EMBEDDED SYSTEMS, (2008-2010) - Responsabile Scientifico
  UE-funded research - VII PQ - CAPACITIES - Research for the benefit of SMEs
• ACID-WG - A WORKING GROUP ON ASYNCHRONOUS CIRCUIT DESIGN, (2002-2004) - Responsabile Scientifico
  UE-funded research - VPQ - IST (SOCIETA' DELL'INFORMAZIONE)

Projects funded by commercial contracts

• “Applying the Mix&Latch methodology to an industrial design flow”, (2023-2023) - Responsabile Scientifico
  Commercial Research
• “Applicazioni di Accelerazione Hardware alle reti radio mobili”, (2022-2022) - Responsabile Scientifico
  Commercial Research
• Progetto n. 4 “Applicazioni di Accelerazione Hardware alle Tecnologie 5G”., (2021-2021) - Responsabile Scientifico
  Commercial Research
• Applicazioni di Accelerazione Hardware alle tecnologie 5G - Progetto N. 22, (2020-2020) - Responsabile Scientifico
  Commercial Research
• Accelerazione Hardware basata su FPGA & OpenCL, (2019-2019) - Responsabile Scientifico
  Commercial Research
• IMPLEMENTAZIONE ALGORITMO DI EFFICIENZA ENERGETICA NELLE RETI DI SENSORI WIRELESS - PROTEINN /MINTEOS, (2007-2008) - Responsabile Scientifico
  Consulting

• Teodoro Urso. Programme in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (cycle 38, 2022-in progress)
• Giovanni Brignone. Programme in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (cycle 37, 2021-in progress)
  Research subject: Improving Quality of Results for HLS designs
  
  Modeling, simulation and CAD
• Filippo Minnella. Programme in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (cycle 36, 2020-in progress)
  Research subject: Eco-Algorithms. Energy saving in data centers
  
  Big Data, Machine Learning, Neural Networks and Data Science
  Modeling, simulation and CAD
  VLSI theory, design and applications
• Fabrizio Ottati. Programme in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (cycle 36, 2020-in progress)
  
  Big Data, Machine Learning, Neural Networks and Data Science
  Micro- and nanotechnologies, devices, systems and applications
  VLSI theory, design and applications
• Muhammad Usman Jamal. Programme in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (cycle 35, 2019-in progress)
  Research subject: Design of prefetching cache unit for FPGA-based accelerators
  
  Big Data, Machine Learning, Neural Networks and Data Science
  Micro- and nanotechnologies, devices, systems and applications
  VLSI theory, design and applications
• Nasir Ali Shah. Programme in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (cycle 35, 2019-in progress)
  Research subject: FPGA acceleration of algorithms for 5G networks and channel models
  
  Analog, Power and Mixed-Signal Circuits and Embedded Systems
  Big Data, Machine Learning, Neural Networks and Data Science
  Electronic devices: modeling and characterization
  VLSI theory, design and applications

"Tell me your story": recording (via telegram bot), indexing (via transcription and wordcloud) and listening of oral stories told by people. https://tiraccontounastoria.org

• Minnella, Filippo; CORTADELLA FORTUNY, Jordi; Casu, Mario R.; Lazarescu, Mihai T.; ... (2023)
  Mix & Latch: An Optimization Flow for High-Performance Designs with Single-Clock Mixed-Polarity Latches and Flip-Flops. In: IEEE ACCESS, pp. 1-1. ISSN 2169-3536
  Contributo su Rivista
• Brignone, Giovanni; Jamal, Muhammad Usman; Lazarescu, Mihai T.; Lavagno, Luciano (2022)
  Array-specific dataflow caches for high-level synthesis of memory-intensive algorithms on FPGAs. In: IEEE ACCESS, vol. 10, pp. 118858-118877. ISSN 2169-3536
  Contributo su Rivista
• Shah, NASIR ALI; Lavagno, Luciano; Lazarescu, Mihai T.; Quasso, Roberto; Scarpina, ... (2022)
  FPGA Acceleration of 3GPP Channel Model Emulator for 5G New Radio. In: IEEE ACCESS, vol. 10, pp. 119386-119401. ISSN 2169-3536
  Contributo su Rivista
• Subbicini, Giorgia; Lavagno, Luciano; Lazarescu, Mihai T. (2022)
  Drift Rejection Differential Frontend for Single Plate Capacitive Sensors. In: IEEE SENSORS JOURNAL, vol. 22, pp. 16141-16149. ISSN 1530-437X
  Contributo su Rivista
• Shan, Junnan; Lazarescu, MIHAI TEODOR; Cortadella, Jordi; Lavagno, Luciano; Casu, MARIO ... (2022)
  Fast Energy-Optimal Multi-Kernel DNN-like Application Allocation on Multi-FPGA Platforms. In: IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, vol. 41, pp. 1186-1190. ISSN 0278-0070
  Contributo su Rivista
• BIN TARIQ, Osama; Shan, Junnan; Floros, Georgios; Sotiriou, Christos P.; Casu, Mario R.; ... (2021)
  High-Level Annotation of Routing Congestion for Xilinx Vivado HLS Designs. In: IEEE ACCESS, vol. 9, pp. 54286-54297. ISSN 2169-3536
  Contributo su Rivista
• Bin Tariq, O.; Lazarescu, M. T.; Lavagno, L. (2021)
  Neural Networks for Indoor Person Tracking With Infrared Sensors. In: IEEE SENSORS LETTERS, vol. 5, pp. 1-4. ISSN 2475-1472
  Contributo su Rivista
• Lazarescu, MIHAI TEODOR; RAMEZANI AKHMAREH, Alireza; Lavagno, Luciano (2017)
  Capacitive sensor and method for sensing changes in a space. N. brevetto: US11048008B2, propr. brevetto: 4 - Soggetti terzi
  Brevetti

• Noise cancellation for single-plate capacitive sensors using differential measurements. national Patent - Responsabile Scientifico
  Consulting
• Capacitive sensor and method for sensing changes in a space. national Patent - Responsabile Scientifico
  Consulting
• Safe-razor. national and international Patent - Responsabile Scientifico
  Consulting