Luciano Lavagno

• Capacitive and thermal sensing techniques to locate and track people indoors
• High-level synthesis of digital circuits from C++/OpenCL/SystemC
• Low-power and low-energy electronic circuit design
• Recording, retrieval and listening of oral stories

ERC sectors

SDG

• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2024/2025 (40. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2023/2024 (39. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2022/2023 (38. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2021/2022 (37. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2020/2021 (36. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2019/2020 (35. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2018/2019 (34. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2017/2018 (33. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2016/2017 (32. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2015/2016 (31. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2014/2015 (30. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRONICA, 2013/2014 (29. ciclo)
  Politecnico di TORINO
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2011/2012 (27. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2010/2011 (26. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2009/2010 (25. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2008/2009 (24. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2007/2008 (23. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2006/2007 (22. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2005/2006 (21. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2004/2005 (20. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2003/2004 (19. ciclo)
  Università degli Studi di UDINE

• Collegio di Ingegneria Elettronica, delle Telecomunicazioni e Fisica. Componente
• Collegio di Ingegneria Informatica, del Cinema e Meccatronica. Componente

Master of Science

• Edge Computing Systems for AI and ML. A.A. 2024/25, MECHATRONIC ENGINEERING (INGEGNERIA MECCATRONICA). Titolare del corso
• Microelettronica digitale. A.A. 2024/25, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Modeling and optimization of embedded systems. A.A. 2024/25, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Microelettronica digitale. A.A. 2023/24, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Edge Computing Systems for AI and ML. A.A. 2023/24, MECHATRONIC ENGINEERING (INGEGNERIA MECCATRONICA). Titolare del corso
• Modeling and optimization of embedded systems. A.A. 2023/24, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Microelettronica digitale. A.A. 2022/23, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Modeling and optimization of embedded systems. A.A. 2022/23, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Embedded Electronic Systems for AI/ML. A.A. 2022/23, MECHATRONIC ENGINEERING (INGEGNERIA MECCATRONICA). Titolare del corso
• Microelettronica digitale. A.A. 2021/22, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Modeling and optimization of embedded systems. A.A. 2021/22, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Embedded Electronic Systems for AI/ML. A.A. 2021/22, MECHATRONIC ENGINEERING (INGEGNERIA MECCATRONICA). Titolare del corso
• Microelettronica digitale. A.A. 2020/21, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Modeling and optimization of embedded systems. A.A. 2020/21, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Embedded Electronic Systems for AI/ML. A.A. 2020/21, MECHATRONIC ENGINEERING (INGEGNERIA MECCATRONICA). Titolare del corso
• Microelettronica digitale. A.A. 2019/20, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Modeling and optimization of embedded systems. A.A. 2019/20, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso

Bachelor of Science

• Elettronica applicata. A.A. 2021/22, INGEGNERIA INFORMATICA. Titolare del corso
• Elettronica applicata. A.A. 2020/21, INGEGNERIA INFORMATICA. Collaboratore del corso
• Elettronica applicata. A.A. 2019/20, INGEGNERIA INFORMATICA. Titolare del corso

Projects funded by commercial contracts

• Titolo dell’attività contrattuale: Corso su sintesi ad alto livello, (2023-2023) - Responsabile Scientifico
  Commercial contracts
• Prestazion didattica dal titolo: “Linguaggio di modellizzazione SystemC”, (2021-2022) - Responsabile Scientifico
  Commercial contracts

• Hardware-accelerated machine learning for human localization, identification and behavior inference (DET)
• System-level design via high-level synthesis (DET)
• Tagless indoor person localization and identification (DET)

• Ambient sensing and processing (DET)
• High-performance software acceleration on heterogeneous CPU/GPU/FPGA platforms (DET)

Projects funded by competitive calls

• SPACE - Simplifying Predictable and energy-efficient Acceleration from Cloud to Edge , (2023-2025) - Responsabile Scientifico
  Nationally funded research - PRIN
• REBECCA - Reconfigurable Heterogeneous Highly Parallel Processing Platform for safe and secure AI, (2023-2026) - Responsabile Scientifico
  UE-funded research - JTI - ECSEL
• RESTART - Spoke 6 - RESTART - RESearch and innovation on future Telecommunications systems and networks, to make Italy more smART” - Spoke 6, (2023-2025) - Responsabile Scientifico di Struttura
  PNRR – Mission 4
• HPC - Spoke 1 - Centro Nazionale HPC, Big data e Quantum Computing - Spoke 1, (2022-2025) - Responsabile Scientifico di Struttura
  PNRR – Mission 4
• ECOSCALE - FETHPC-1-2014, (2015-2018) - Responsabile Scientifico
  UE-funded research - H2020 - Excellent Science - FET
• WSN-DPCM - SP1-JTI-ARTEMIS-2010-3, (2011-2015) - Responsabile Scientifico
  UE-funded research - JTI ARTEMIS
• PHARAON-PARALLEL & HETEROGENEOUS ARCHITECTURE FOR REAL-TIME APPLICATIONS, (2011-2014) - Responsabile Scientifico
  UE-funded research - VII PQ - COOPERATION - ICT
• COMPLEX - CODESIGN AND POWER MANAGEMENT IN PLATFORM-BASED DESIGN SPACE EXPLORATION, (2009-2012) - Responsabile Scientifico
  UE-funded research - VII PQ - COOPERATION - ICT
• MODERN-MODELING AND DESIGN OF RELIABLE, PROCESS VARIATION-AWARE NANOELECTRONIC DEVICES, CIRCUITS AND SYSTEMS, (2009-2012) - Responsabile Scientifico
  UE-funded research - JTI - ECSEL
• OSMOSIS -OPEN SOURCE MODELLING AND HARDWARE SOFTWARE CODESIGN OF EMBEDDED SYSTEMS, (2008-2010) - Responsabile Scientifico
  UE-funded research - VII PQ - CAPACITIES - Research for the benefit of SMEs
• ACID-WG - A WORKING GROUP ON ASYNCHRONOUS CIRCUIT DESIGN, (2002-2004) - Responsabile Scientifico
  UE-funded research - VPQ - IST (SOCIETA' DELL'INFORMAZIONE)

Projects funded by commercial contracts

• "Applicazione di tecniche di accelerazione FPGA e GPU alle reti radio mobili", (2023-2023) - Responsabile Scientifico
  Commercial Research
• “Applying the Mix&Latch methodology to an industrial design flow”, (2023-2023) - Responsabile Scientifico
  Commercial Research
• “Applicazioni di Accelerazione Hardware alle reti radio mobili”, (2022-2022) - Responsabile Scientifico
  Commercial Research
• Progetto n. 4 “Applicazioni di Accelerazione Hardware alle Tecnologie 5G”., (2021-2021) - Responsabile Scientifico
  Commercial Research
• Applicazioni di Accelerazione Hardware alle tecnologie 5G - Progetto N. 22, (2020-2020) - Responsabile Scientifico
  Commercial Research
• Accelerazione Hardware basata su FPGA & OpenCL, (2019-2019) - Responsabile Scientifico
  Commercial Research
• IMPLEMENTAZIONE ALGORITMO DI EFFICIENZA ENERGETICA NELLE RETI DI SENSORI WIRELESS - PROTEINN /MINTEOS, (2007-2008) - Responsabile Scientifico
  Consulting

• Francesco La Carpia. Programme in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (40^th cycle, 2024-in progress)
• Roberto Bosio. Programme in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (39^th cycle, 2023-in progress)
  Research subject: Acceleration of data center and embedded applications using FPGAs
  
  Big Data, Machine Learning, Neural Networks and Data Science
  Big Data, Machine Learning, Neural Networks and Data Science
• Emanuel Cascione. Programme in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (39^th cycle, 2023-in progress)
• Lorenzo Lagostina. Programme in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (39^th cycle, 2023-in progress)
  Research subject: EDA, Embedded Machine Learning
  
  Big Data, Machine Learning, Neural Networks and Data Science
  Modeling, simulation and CAD
  VLSI theory, design and applications
  Big Data, Machine Learning, Neural Networks and Data Science
  Modeling, simulation and CAD
  VLSI theory, design and applications
• Edward Manca. Programme in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (39^th cycle, 2023-in progress)
  Research subject: Neural networks HW/SW acceleration targeting CPU, ASIC and FPGA devices
  
  Big Data, Machine Learning, Neural Networks and Data Science
  VLSI theory, design and applications
  Big Data, Machine Learning, Neural Networks and Data Science
  VLSI theory, design and applications
• Teodoro Urso. Programme in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (38^th cycle, 2022-in progress)
• Giovanni Brignone. Programme in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (37^th cycle, 2021-2025)
  Thesis: Making acceleration more amenable with novel high-level synthesis techniques for FPGAs
  
  Modeling, simulation and CAD
• Filippo Minnella. Programme in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (36^th cycle, 2020-2024)
  Thesis: Mix & Latch: High-Performance Designs with Single-Clock Mixed-Polarity Latches and Flip-Flops
  
  Big Data, Machine Learning, Neural Networks and Data Science
  Modeling, simulation and CAD
  VLSI theory, design and applications
  Big Data, Machine Learning, Neural Networks and Data Science
  Modeling, simulation and CAD
  VLSI theory, design and applications
• Fabrizio Ottati. Programme in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (36^th cycle, 2020-2024)
  Thesis: Efficient Deep Learning Inference: A Digital Hardware Perspective - Evaluating and improving performance and efficiency of artificial and spiking neural networks hardware accelerators
  
  Big Data, Machine Learning, Neural Networks and Data Science
  Micro- and nanotechnologies, devices, systems and applications
  VLSI theory, design and applications
  Big Data, Machine Learning, Neural Networks and Data Science
  Micro- and nanotechnologies, devices, systems and applications
  VLSI theory, design and applications
• Giorgia Subbicini. Programme in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (36^th cycle, 2020-2024)
  Thesis: Efficient Indoor Human Sensing and Continuous Tracking
  
  Analog, Power and Mixed-Signal Circuits and Embedded Systems
  Big Data, Machine Learning, Neural Networks and Data Science
  VLSI theory, design and applications
  Analog, Power and Mixed-Signal Circuits and Embedded Systems
  Big Data, Machine Learning, Neural Networks and Data Science
  VLSI theory, design and applications
• Luca Urbinati. Programme in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (36^th cycle, 2020-2024)
  Thesis: Accelerating Quantized DNNs with Dedicated Hardware Accelerators and RISC-V Processors Using Precision-Scalable Multipliers
  
  Big Data, Machine Learning, Neural Networks and Data Science
  VLSI theory, design and applications
  Big Data, Machine Learning, Neural Networks and Data Science
  VLSI theory, design and applications
• Muhammad Usman Jamal. Programme in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (35^th cycle, 2019-2023)
  Thesis: Improving Quality of Results for High-Level Synthesis based FPGA designs
  
  Big Data, Machine Learning, Neural Networks and Data Science
  Micro- and nanotechnologies, devices, systems and applications
  VLSI theory, design and applications
• Nasir Ali Shah. Programme in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (35^th cycle, 2019-2023)
  Thesis: Heterogeneous Acceleration for 5G New Radio Channel Modelling Using FPGAs and GPUs
  
  Analog, Power and Mixed-Signal Circuits and Embedded Systems
  Big Data, Machine Learning, Neural Networks and Data Science
  Electronic devices: modeling and characterization
  VLSI theory, design and applications

"Tell me your story": recording (via telegram bot), indexing (via transcription and wordcloud) and listening of oral stories told by people. https://tiraccontounastoria.org

• Bosio, Roberto; Brignone, Giovanni; Urso, Teodoro; Lazarescu, Mihai T.; Lavagno, ... (2025)
  Low-Power Subgraph Isomorphism at the Edge Using FPGAs. In: IEEE ACCESS, vol. 13, pp. 67127-67135. ISSN 2169-3536
  Contributo su Rivista
• Silvano, Cristina; Ielmini, Daniele; Ferrandi, Fabrizio; Fiorin, Leandro; Curzel, ... (2025)
  A Survey on Deep Learning Hardware Accelerators for Heterogeneous HPC Platforms. In: ACM COMPUTING SURVEYS. ISSN 0360-0300
  Contributo su Rivista
• Cheshfar, Mohammad; Hossein Maghami, Mohammad; Amiri, Parviz; Gharaee Garakani, Hossein; ... (2024)
  Comparative Survey of Embedded System Implementations of Convolutional Neural Networks in Autonomous Cars Applications. In: IEEE ACCESS, vol. 12, pp. 182410-182437. ISSN 2169-3536
  Contributo su Rivista
• Bosio, Roberto; Minnella, Filippo; Urso, Teodoro; Casu, Mario R.; Lavagno, Luciano; ... (2024)
  NN2FPGA: Optimizing CNN Inference on FPGAs With Binary Integer Programming. In: IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS. ISSN 0278-0070
  Contributo su Rivista
• Brignone, Giovanni; Bosio, Roberto; Ottati, Fabrizio; Sansoe', Claudio; Lavagno, Luciano (2024)
  SILVIA: Automated Superword-Level Parallelism Exploitation via HLS-Specific LLVM Passes for Compute-Intensive FPGA Accelerators. In: ACM TRANSACTIONS ON RECONFIGURABLE TECHNOLOGY AND SYSTEMS. ISSN 1936-7406
  Contributo su Rivista
• Bosio, Roberto; Brignone, Giovanni; Minnella, Filippo; Jamal, MUHAMMAD USMAN; Lavagno, ... (2024)
  LESS: Low-Power Energy-Efficient Subgraph Isomorphism on FPGA. In: 2024 Design, Automation & Test in Europe Conference & Exhibition (DATE), Valencia (Spain), 25-27 March 2024, pp. 1-2. ISBN: 978-3-9819263-8-5
  Contributo in Atti di Convegno (Proceeding)
• Lagostina, Lorenzo; Minnella, Filippo; Cortadella, Jordi; Casu, Mario R.; Lazarescu, ... (2024)
  Mix & Latch: Comparison With State-of-the-Art Retiming On a RISC-V Benchmark. In: IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, vol. 43, pp. 2229-2233. ISSN 0278-0070
  Contributo su Rivista
• Ottati, Fabrizio; Gao, Chang; Chen, Qinyu; Brignone, Giovanni; Casu, Mario Roberto; ... (2023)
  To Spike or Not To Spike: A Digital Hardware Perspective on Deep Learning Acceleration. In: IEEE JOURNAL ON EMERGING AND SELECTED TOPICS IN CIRCUITS AND SYSTEMS, vol. 13, pp. 1015-1025. ISSN 2156-3365
  Contributo su Rivista

• MIx&Latch: a method to increase the operating frequency of synchronous digital circuits using a single clock tree and a mixed distribution of sequential elements. national and international Patent
  Inventors: Mario Roberto Casu Luciano Lavagno
• Noise cancellation for single-plate capacitive sensors using differential measurements. national Patent
  Inventors: Luciano Lavagno Mihai Teodor Lazarescu
• Capacitive sensor and method for sensing changes in a space. national Patent
  Inventors: Luciano Lavagno Mihai Teodor Lazarescu
• Safe-razor. national and international Patent
  Inventors: Luciano Lavagno