
Professore Ordinario
Dipartimento di Elettronica e Telecomunicazioni (DET)
Profilo
Interessi di ricerca
Settore scientifico discliplinare
(Area 0009 - Ingegneria industriale e dell'informazione)
Linee di ricerca
- Progetto di circuiti elettronici a basso consumo di potenza e di energia
- Registrazione, ricerca e ascolto di racconti orali
- Sensori capacitivi e termici per localizzare e seguire persone in ambienti chiusi
- Sintesi ad alto livello di circuiti digitali a partire da C++/OpenCL/SystemC
Competenze
Settori ERC
SDG
Didattica
Collegi di Dottorato
- INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2021/2022 (38. ciclo)
Politecnico di TORINO - INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2020/2021 (37. ciclo)
Politecnico di TORINO - INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2019/2020 (36. ciclo)
Politecnico di TORINO - INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2018/2019 (35. ciclo)
Politecnico di TORINO - INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2017/2018 (34. ciclo)
Politecnico di TORINO - INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2016/2017 (33. ciclo)
Politecnico di TORINO - INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2015/2016 (32. ciclo)
Politecnico di TORINO - INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2014/2015 (31. ciclo)
Politecnico di TORINO - INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2013/2014 (30. ciclo)
Politecnico di TORINO - INGEGNERIA ELETTRONICA, 2012/2013 (29. ciclo)
Politecnico di TORINO - INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2010/2011 (27. ciclo)
Università degli Studi di UDINE - INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2009/2010 (26. ciclo)
Università degli Studi di UDINE - INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2008/2009 (25. ciclo)
Università degli Studi di UDINE - INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2007/2008 (24. ciclo)
Università degli Studi di UDINE - INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2006/2007 (23. ciclo)
Università degli Studi di UDINE - INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2005/2006 (22. ciclo)
Università degli Studi di UDINE - INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2004/2005 (21. ciclo)
Università degli Studi di UDINE - INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2003/2004 (20. ciclo)
Università degli Studi di UDINE - INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2002/2003 (19. ciclo)
Università degli Studi di UDINE
Collegi dei Corsi di Studio
Insegnamenti
Corso di laurea magistrale
- Edge Computing Systems for AI and ML. A.A. 2023/24, MECHATRONIC ENGINEERING (INGEGNERIA MECCATRONICA). Titolare del corso
- Microelettronica digitale. A.A. 2017/18, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Titolare del corso
- Microelettronica digitale. A.A. 2018/19, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
- Microelettronica digitale. A.A. 2019/20, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
- Microelettronica digitale. A.A. 2020/21, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
- Microelettronica digitale. A.A. 2021/22, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
- Microelettronica digitale. A.A. 2022/23, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
- Microelettronica digitale. A.A. 2023/24, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
- Modeling and optimization of embedded systems. A.A. 2017/18, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Titolare del corso
- Modeling and optimization of embedded systems. A.A. 2018/19, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Titolare del corso
- Modeling and optimization of embedded systems. A.A. 2019/20, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
- Modeling and optimization of embedded systems. A.A. 2020/21, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
- Modeling and optimization of embedded systems. A.A. 2021/22, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
- Modeling and optimization of embedded systems. A.A. 2022/23, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
- Modeling and optimization of embedded systems. A.A. 2023/24, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
- Embedded Electronic Systems for AI/ML. A.A. 2020/21, MECHATRONIC ENGINEERING (INGEGNERIA MECCATRONICA). Titolare del corso
- Embedded Electronic Systems for AI/ML. A.A. 2021/22, MECHATRONIC ENGINEERING (INGEGNERIA MECCATRONICA). Titolare del corso
- Embedded Electronic Systems for AI/ML. A.A. 2022/23, MECHATRONIC ENGINEERING (INGEGNERIA MECCATRONICA). Titolare del corso
Corso di laurea di 1° livello
- Elettronica applicata. A.A. 2017/18, INGEGNERIA INFORMATICA. Titolare del corso
- Elettronica applicata. A.A. 2018/19, INGEGNERIA INFORMATICA. Titolare del corso
- Elettronica applicata. A.A. 2019/20, INGEGNERIA INFORMATICA. Titolare del corso
- Elettronica applicata. A.A. 2020/21, INGEGNERIA INFORMATICA. Collaboratore del corso
- Elettronica applicata. A.A. 2021/22, INGEGNERIA INFORMATICA. Titolare del corso
Progetti di didattica e formazione finanziati da enti esterni
Progetti finanziati da contratti commerciali
- Titolo dell’attività contrattuale: Corso su sintesi ad alto livello, (2023-2023) - Responsabile Scientifico
Contratti commerciali - Prestazion didattica dal titolo: “Linguaggio di modellizzazione SystemC”, (2021-2022) - Responsabile Scientifico
Contratti commerciali
Ricerca
Ambiti di ricerca
Gruppi di ricerca
Progetti di ricerca
Progetti finanziati da bandi competitivi
- REBECCA - Reconfigurable Heterogeneous Highly Parallel Processing Platform for safe and secure AI , (2023-2026) - Responsabile Scientifico
Ricerca UE - JTI - ECSEL - RESTART - Spoke 6 - RESTART - RESearch and innovation on future Telecommunications systems and networks, to make Italy more smART” - Spoke 6 , (2023-2025) - Responsabile Scientifico di Struttura
PNRR – Missione 4 - HPC - Spoke 1 - Centro Nazionale HPC, Big data e Quantum Computing - Spoke 1 , (2022-2025) - Responsabile Scientifico di Struttura
PNRR – Missione 4 - ECOSCALE-Energy-efficient Heterogeneous COmputing atexaSCALE , (2015-2018) - Responsabile Scientifico
Ricerca UE - H2020 - Excellent Science - FET - WSN-DPCM - WSN DEVELOPMENT, PLANNING AND COMMISSIONING & MAINTENANCE TOOLSET , (2011-2015) - Responsabile Scientifico
Ricerca UE - JTI ARTEMIS - PHARAON-PARALLEL & HETEROGENEOUS ARCHITECTURE FOR REAL-TIME APPLICATIONS , (2011-2014) - Responsabile Scientifico
Ricerca UE - VII PQ - COOPERATION - ICT - COMPLEX - CODESIGN AND POWER MANAGEMENT IN PLATFORM-BASED DESIGN SPACE EXPLORATION , (2009-2012) - Responsabile Scientifico
Ricerca UE - VII PQ - COOPERATION - ICT - MODERN-MODELING AND DESIGN OF RELIABLE, PROCESS VARIATION-AWARE NANOELECTRONIC DEVICES, CIRCUITS AND SYSTEMS , (2009-2012) - Responsabile Scientifico
Ricerca UE - JTI - ECSEL - OSMOSIS -OPEN SOURCE MODELLING AND HARDWARE SOFTWARE CODESIGN OF EMBEDDED SYSTEMS , (2008-2010) - Responsabile Scientifico
Ricerca UE - VII PQ - CAPACITIES - Research for the benefit of SMEs - ACID-WG - A WORKING GROUP ON ASYNCHRONOUS CIRCUIT DESIGN , (2002-2004) - Responsabile Scientifico
Ricerca UE - VPQ - IST (SOCIETA' DELL'INFORMAZIONE)
Progetti finanziati da contratti commerciali
- “Applying the Mix&Latch methodology to an industrial design flow” , (2023-2023) - Responsabile Scientifico
Ricerca Commerciale - “Applicazioni di Accelerazione Hardware alle reti radio mobili” , (2022-2022) - Responsabile Scientifico
Ricerca Commerciale - Progetto n. 4 “Applicazioni di Accelerazione Hardware alle Tecnologie 5G”. , (2021-2021) - Responsabile Scientifico
Ricerca Commerciale - Applicazioni di Accelerazione Hardware alle tecnologie 5G - Progetto N. 22 , (2020-2020) - Responsabile Scientifico
Ricerca Commerciale - Accelerazione Hardware basata su FPGA & OpenCL , (2019-2019) - Responsabile Scientifico
Ricerca Commerciale - IMPLEMENTAZIONE ALGORITMO DI EFFICIENZA ENERGETICA NELLE RETI DI SENSORI WIRELESS - PROTEINN /MINTEOS , (2007-2008) - Responsabile Scientifico
Consulenza commerciale
Dottorandi
- Teodoro Urso. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (cycle 38, 2022-in corso)
- Giovanni Brignone. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (cycle 37, 2021-in corso)
Modeling, simulation and CAD - Filippo Minnella. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (cycle 36, 2020-in corso)
Argomento della ricerca: Eco-Algoritmi, risparmio di energia nei data centers
Big Data, Machine Learning, Neural Networks and Data Science Modeling, simulation and CAD VLSI theory, design and applications Big Data, Machine Learning, Neural Networks and Data Science Modeling, simulation and CAD VLSI theory, design and applications - Fabrizio Ottati. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (cycle 36, 2020-in corso)
Argomento della ricerca: Efficient hardware architectures for brain-inspired computing
Big Data, Machine Learning, Neural Networks and Data Science Micro- and nanotechnologies, devices, systems and applications VLSI theory, design and applications Big Data, Machine Learning, Neural Networks and Data Science Micro- and nanotechnologies, devices, systems and applications VLSI theory, design and applications - Giorgia Subbicini. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (cycle 36, 2020-in corso)
Analog, Power and Mixed-Signal Circuits and Embedded Systems Big Data, Machine Learning, Neural Networks and Data Science VLSI theory, design and applications Analog, Power and Mixed-Signal Circuits and Embedded Systems Big Data, Machine Learning, Neural Networks and Data Science VLSI theory, design and applications - Luca Urbinati. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (cycle 36, 2020-in corso)
Argomento della ricerca: Embedded Machine Learning
Big Data, Machine Learning, Neural Networks and Data Science VLSI theory, design and applications Big Data, Machine Learning, Neural Networks and Data Science VLSI theory, design and applications - Muhammad Usman Jamal. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (cycle 35, 2019-in corso)
Tesi: Improving Quality of Results for High-Level Synthesis based FPGA designs
Big Data, Machine Learning, Neural Networks and Data Science Micro- and nanotechnologies, devices, systems and applications VLSI theory, design and applications - Nasir Ali Shah. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (cycle 35, 2019-in corso)
Tesi: Heterogeneous Acceleration for 5G New Radio Channel Modelling Using FPGAs and GPUs
Analog, Power and Mixed-Signal Circuits and Embedded Systems Big Data, Machine Learning, Neural Networks and Data Science Electronic devices: modeling and characterization VLSI theory, design and applications
Altre attività e progetti di ricerca
Progetto "Ti racconto una storia": registrazione (via bot telegram), indicizzazione (via trascrizione e wordcloud) e ascolto di storie orali raccontate dalle persone. https://tiraccontounastoria.org
Pubblicazioni
Coautori PoliTO
Pubblicazioni degli ultimi anni
Pubblicazioni per tipo
Pubblicazioni più recenti Vedi tutte le pubblicazioni su Porto@Iris
- Jamal, MUHAMMAD USMAN; Li, Zhuowei; Lazarescu, MIHAI T.; Lavagno, Luciano (In stampa)
A Graph Neural Network Model for Fast and Accurate Quality of Result Estimation for High-Level Synthesis. In: IEEE ACCESS. ISSN 2169-3536
Contributo su Rivista - Brignone, Giovanni; Lazarescu, Mihai T.; Lavagno, Luciano (In stampa)
A DSP shared is a DSP earned: HLS Task-Level Multi-Pumping for High-Performance Low-Resource Designs. In: IEEE International Conference on Computer Design, Washington (USA), 6/11/2023 - 8/11/2023
Contributo in Atti di Convegno (Proceeding) - Subbicini, Giorgia; Lavagno, Luciano; Lazarescu, Mihai T. (2023)
Enhanced Exploration of Neural Network Models for Indoor Human Monitoring. In: 2023 9th International Workshop on Advances in Sensors and Interfaces (IWASI), Monopoli (Bari), Italy, 08-09 June 2023, pp. 109-114. ISBN: 979-8-3503-3694-8
Contributo in Atti di Convegno (Proceeding) - Shah, NASIR ALI; Lazarescu, Mihai T.; Quasso, Roberto; Lavagno, Luciano (2023)
CUDA-Optimized GPU Acceleration of 3GPP 3D Channel Model Simulations for 5G Network Planning. In: ELECTRONICS, vol. 15. ISSN 2079-9292
Contributo su Rivista - Minnella, Filippo; CORTADELLA FORTUNY, Jordi; Casu, Mario R.; Lazarescu, Mihai T.; ... (2023)
Mix & Latch: An Optimization Flow for High-Performance Designs with Single-Clock Mixed-Polarity Latches and Flip-Flops. In: IEEE ACCESS, pp. 1-1. ISSN 2169-3536
Contributo su Rivista - Brignone, Giovanni; Jamal, Muhammad Usman; Lazarescu, Mihai T.; Lavagno, Luciano (2022)
Array-specific dataflow caches for high-level synthesis of memory-intensive algorithms on FPGAs. In: IEEE ACCESS, vol. 10, pp. 118858-118877. ISSN 2169-3536
Contributo su Rivista - Shah, NASIR ALI; Lavagno, Luciano; Lazarescu, Mihai T.; Quasso, Roberto; Scarpina, ... (2022)
FPGA Acceleration of 3GPP Channel Model Emulator for 5G New Radio. In: IEEE ACCESS, vol. 10, pp. 119386-119401. ISSN 2169-3536
Contributo su Rivista - Quer, Stefano; Lavagno, Luciano; Cabodi, Gianpiero; Sentovich, Ellen; Camurati, Paolo ... (1996)
Incremental re-encoding for symbolic traversal of product machines. In: Proceedings of the 1996 European Design Automation Conference with EURO-VHDL'96 and Exhibition, Geneva (Switz.), 16-20 September 1996, pp. 158-163
Contributo in Atti di Convegno (Proceeding)
Società e imprese
Brevetti e altre proprietà intellettuali
- MIx&Latch: a method to increase the operating frequency of synchronous digital circuits using a single clock tree and a mixed distribution of sequential elements. Brevetto nazionale
Inventori: Mario Roberto Casu Luciano Lavagno Filippo Minnella - Noise cancellation for single-plate capacitive sensors using differential measurements. Brevetto nazionale
Inventori: Luciano Lavagno Mihai Teodor Lazarescu - Capacitive sensor and method for sensing changes in a space. Brevetto nazionale
Inventori: Luciano Lavagno Mihai Teodor Lazarescu - Safe-razor. Brevetto nazionale e internazionale
Inventori: Luciano Lavagno