Dottorato in Ingegneria Informatica E Dei Sistemi , 28o ciclo (2013-2016)
Dottorato concluso nel 2017
Tesi:
Improving bit-level model checking algorithms for scalability through circuit-based reasoning
Tutori:
Gianpiero CabodiProfilo
Interessi di ricerca
Settore scientifico discliplinare
(Area 0009 - Ingegneria industriale e dell'informazione)
Didattica
Collegi dei Corsi di Studio
- Collegio di Ingegneria Elettronica, delle Telecomunicazioni e Fisica (ETF). Componente invitato
- Collegio di Ingegneria Informatica, del Cinema e Meccatronica. Componente invitato
Insegnamenti
Corso di laurea di 1° livello
- Algoritmi e programmazione. A.A. 2013/14, INGEGNERIA INFORMATICA. Collaboratore del corso
- Algoritmi e programmazione. A.A. 2014/15, INGEGNERIA INFORMATICA. Collaboratore del corso
- Algoritmi e programmazione. A.A. 2015/16, INGEGNERIA INFORMATICA. Collaboratore del corso
- Algoritmi e programmazione. A.A. 2016/17, INGEGNERIA INFORMATICA. Collaboratore del corso
Ricerca
Gruppi di ricerca
Pubblicazioni
Pubblicazioni durante il dottorato Vedi tutte le pubblicazioni su Porto@Iris
- Cabodi, Gianpiero; Camurati, Paolo Enrico; Palena, Marco; Pasini, Paolo; Vendraminetto, ... (2016)
Reducing Interpolant Circuit Size by Ad Hoc Logic Synthesis and SAT-Based Weakening. In: Formal Methods in Computer-Aided Design, Mountain View, California, USA, October 3 - 6, 2016, pp. 25-32. ISBN: 978-0-9835678-6-8
Contributo in Atti di Convegno (Proceeding) - Cantoro, Riccardo; Palena, Marco; Pasini, Paolo; SONZA REORDA, Matteo (2016)
Test Time Minimization in Reconfigurable Scan Networks. In: 2016 IEEE 25th Asian Test Symposium (ATS), Hiroshima (JP), November 21-24, 2016
Contributo in Atti di Convegno (Proceeding)