Dottorato in Ingegneria Informatica E Dei Sistemi , 27o ciclo (2012-2014)
Dottorato concluso nel 2016
Tesi:
Advanced Techniques for Bit-Level Model Checking. Studying Efficient and Scalable Verification Algorithms Applied to Industrial Level Problems
Tutori:
Gianpiero CabodiDidattica
Insegnamenti
Corso di laurea magistrale
- Programmazione di sistema. A.A. 2013/14, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Collaboratore del corso
- Programmazione di sistema. A.A. 2014/15, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Collaboratore del corso
- Programmazione di sistema. A.A. 2015/16, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Collaboratore del corso
- Programmazione di sistema. A.A. 2012/13, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Collaboratore del corso
Corso di laurea di 1° livello
- Algoritmi e programmazione. A.A. 2013/14, INGEGNERIA INFORMATICA. Collaboratore del corso
- Algoritmi e programmazione. A.A. 2014/15, INGEGNERIA INFORMATICA. Collaboratore del corso
- Algoritmi e programmazione. A.A. 2015/16, INGEGNERIA INFORMATICA. Collaboratore del corso
- Algoritmi e programmazione. A.A. 2015/16, INGEGNERIA INFORMATICA. Collaboratore del corso
- Algoritmi e programmazione. A.A. 2012/13, INGEGNERIA INFORMATICA. Collaboratore del corso
Pubblicazioni
Pubblicazioni durante il dottorato Vedi tutte le pubblicazioni su Porto@Iris
- Cabodi, Gianpiero; Camurati, Paolo Enrico; Palena, Marco; Pasini, Paolo; Vendraminetto, ... (2016)
Reducing Interpolant Circuit Size by Ad Hoc Logic Synthesis and SAT-Based Weakening. In: Formal Methods in Computer-Aided Design, Mountain View, California, USA, October 3 - 6, 2016, pp. 25-32. ISBN: 978-0-9835678-6-8
Contributo in Atti di Convegno (Proceeding)