Dottorato in Ingegneria Elettrica, Elettronica E Delle Comunicazioni , 35o ciclo (2019-2022)
Dottorato concluso nel 2023
Tesi:
Improving Quality of Results for High-Level Synthesis based FPGA designs (Abstract)
Tutori:
Luciano Lavagno
Presentazione della ricerca:
Presentazione videoProfilo
Argomento di ricerca
Design of prefetching cache unit for FPGA-based accelerators
Interessi di ricerca
Biografia
Pubblicazioni
Pubblicazioni durante il dottorato Vedi tutte le pubblicazioni su Porto@Iris
- Jamal, MUHAMMAD USMAN; Li, Zhuowei; Lazarescu, MIHAI T.; Lavagno, Luciano (2023)
A Graph Neural Network Model for Fast and Accurate Quality of Result Estimation for High-Level Synthesis. In: IEEE ACCESS, vol. 11, pp. 85785-85798. ISSN 2169-3536
Contributo su Rivista - Jamal, MUHAMMAD USMAN (2023)
Improving Quality of Results for High-Level Synthesis based FPGA designs. relatore: LAVAGNO, Luciano; , 35. XXXV Ciclo, P.: 109
Doctoral Thesis - Brignone, Giovanni; Jamal, Muhammad Usman; Lazarescu, Mihai T.; Lavagno, Luciano (2022)
Array-specific dataflow caches for high-level synthesis of memory-intensive algorithms on FPGAs. In: IEEE ACCESS, vol. 10, pp. 118858-118877. ISSN 2169-3536
Contributo su Rivista