• INGEGNERIA INFORMATICA E DEI SISTEMI, 2022/2023 (39. ciclo)
  Politecnico di TORINO
• INGEGNERIA INFORMATICA E DEI SISTEMI, 2021/2022 (38. ciclo)
  Politecnico di TORINO
• INGEGNERIA INFORMATICA E DEI SISTEMI, 2020/2021 (37. ciclo)
  Politecnico di TORINO
• INGEGNERIA INFORMATICA E DEI SISTEMI, 2019/2020 (36. ciclo)
  Politecnico di TORINO
• INGEGNERIA INFORMATICA E DEI SISTEMI, 2018/2019 (35. ciclo)
  Politecnico di TORINO

• Collegio di Ingegneria Informatica, del Cinema e Meccatronica. Componente

Corso di laurea magistrale

• Synthesis and optimization of digital systems. A.A. 2010/11, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Collaboratore del corso

Corso di laurea di 1° livello

• Informatica. A.A. 2008/9, INGEGNERIA CIVILE PER LA GESTIONE DELLE ACQUE. Collaboratore del corso
• Informatica. A.A. 2009/10, INGEGNERIA CIVILE PER LA GESTIONE DELLE ACQUE. Collaboratore del corso

• EDA - Electronic Design Automation

Progetti finanziati da bandi competitivi

• SENSEI - Sensemaking for Scalable IoT Platforms with In-Situ Data-Analytics: A Software-to-Silicon Solution for Energy-Efficient Machine-Learning on Chip , (2017-2019) - Responsabile Scientifico
  Ricerca da Enti privati e Fondazioni

Progetti finanziati da contratti commerciali

• Sviluppo di strumenti di progettazione automatica per tecnologie di intelligenza artificiale su dispositivi mobili embedded ad alta efficienza energetica , (2020-2022) - Responsabile Scientifico
  Concorso oneri ricerca commerciale

• Erich Malan. Corso in Ingegneria Informatica E Dei Sistemi (ciclo 38, 2022-in corso)
• Chen Xie. Corso in Ingegneria Informatica E Dei Sistemi (ciclo 36, 2020-in corso)
  Tesi: Synthesis of Smart & Intelligent Sensors
  
  Computer architectures and Computer aided design
  Software engineering and Mobile computing
  Computer architectures and Computer aided design
  Software engineering and Mobile computing

• Calimera, Andrea; M., Loghi; Macii, Enrico; Poncino, Massimo (2011)
  Buffering of frequent accesses for reduced cache aging. In: GLS-VLSI: ACM/IEEE Great Lakes Symposium on VLSI, 2011, pp. 295-300
  Contributo in Atti di Convegno (Proceeding)
• C., Ferri; D., Papagiannopoulou; R., Bahar; Calimera, Andrea (2011)
  NBTI-Aware Data Allocation Strategies for Scratchpad Memory Based Embedded Systems. In: LATW: IEEE Latin American Test Workshop, 2011, pp. 1-6
  Contributo in Atti di Convegno (Proceeding)
• Calimera, Andrea; M., Loghi; Macii, Enrico; Poncino, Massimo (2011)
  Partitioned cache architectures for reduced NBTI-induced aging. In: DATE 2011, 2011, pp. 1-6
  Contributo in Atti di Convegno (Proceeding)
• F., Lavratti; Calimera, Andrea; L., Bolzani; F., Vargas; Macii, Enrico (2011)
  A New Built-In Current Sensor Scheme to Detect Dynamic Faults in Nano-Scale SRAMs. In: LATW: IEEE Latin American Test Workshop, 2011, pp. 1-6
  Contributo in Atti di Convegno (Proceeding)
• Sassone, Alessandro; Liu, Wei; Calimera, Andrea; Macii, Alberto; Macii, Enrico; Poncino, ... (2011)
  Modeling of thermally induced skew variations in clock distribution network. In: 17th International Workshop on Thermal Investigations of ICs and Systems, THERMINIC 2011, Paris (FRA), 27-29 Sept. 2011, pp. 1-6
  Contributo in Atti di Convegno (Proceeding)
• Calimera, Andrea; M., Loghi; Macii, Enrico; Poncino, Massimo (2010)
  Aging Effects of Leakage Optimizations for Caches. In: ACM/IEEE GLSVLSI-10: IEEE/ACM Great Lakes Symposium on VLSI, Providence, Rhode Island, May 2010, pp. 95-98. ISBN: 9781450300124
  Contributo in Atti di Convegno (Proceeding)

• Stima di profondità a ridotto consumo di potenza, e altri segnali da singola immagine. Brevetto nazionale e internazionale
  Inventori: Andrea Calimera Valentino Peluso