Maurizio Zamboni

• Nanotecnologie Emergenti per Architetture Microelettroniche Digitali
• Progetto di Architetture di Elaborazione ad alte prestazioni e/o a Basso Consumo

Settori ERC

• INGEGNERIA ELETTRONICA E DELLE COMUNICAZIONI, 2011/2012 (28. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRONICA E DELLE COMUNICAZIONI, 2010/2011 (27. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRONICA E DELLE COMUNICAZIONI, 2009/2010 (26. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRONICA E DELLE COMUNICAZIONI, 2008/2009 (25. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRONICA E DELLE COMUNICAZIONI, 2007/2008 (24. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRONICA E DELLE COMUNICAZIONI, 2006/2007 (23. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRONICA E DELLE COMUNICAZIONI, 2005/2006 (22. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRONICA E DELLE COMUNICAZIONI, 2004/2005 (21. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRONICA E DELLE COMUNICAZIONI, 2003/2004 (20. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRONICA E DELLE COMUNICAZIONI, 2002/2003 (19. ciclo)
  Politecnico di TORINO

• Collegio di Ingegneria Elettronica, delle Telecomunicazioni e Fisica. Componente

Corso di laurea magistrale

• Sistemi digitali integrati. A.A. 2024/25, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Sistemi elettronici a basso consumo. A.A. 2024/25, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Titolare del corso
• Digital Electronics. A.A. 2024/25, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Sistemi digitali integrati. A.A. 2023/24, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Digital Electronics. A.A. 2023/24, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Sistemi elettronici a basso consumo. A.A. 2023/24, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Titolare del corso
• Sistemi digitali integrati. A.A. 2022/23, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Digital Electronics. A.A. 2022/23, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Sistemi elettronici a basso consumo. A.A. 2022/23, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Titolare del corso
• Sistemi digitali integrati. A.A. 2021/22, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Digital Electronics. A.A. 2021/22, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Sistemi elettronici a basso consumo. A.A. 2021/22, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Titolare del corso
• Sistemi digitali integrati. A.A. 2020/21, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Digital Electronics. A.A. 2020/21, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Sistemi elettronici a basso consumo. A.A. 2020/21, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Titolare del corso
• Sistemi digitali integrati. A.A. 2019/20, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Digital Electronics. A.A. 2019/20, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Sistemi elettronici a basso consumo. A.A. 2019/20, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Titolare del corso
• Sistemi digitali integrati. A.A. 2018/19, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Digital Electronics. A.A. 2018/19, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Sistemi elettronici a basso consumo. A.A. 2018/19, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Titolare del corso

Corso di laurea di 1° livello

• Elettronica dei sistemi digitali. A.A. 2024/25, INGEGNERIA ELETTRONICA. Titolare del corso
• Elettronica dei sistemi digitali. A.A. 2023/24, INGEGNERIA ELETTRONICA. Titolare del corso
• Elettronica dei sistemi digitali. A.A. 2022/23, INGEGNERIA ELETTRONICA. Titolare del corso
• Elettronica dei sistemi digitali. A.A. 2021/22, INGEGNERIA ELETTRONICA. Titolare del corso
• Elettronica dei sistemi digitali. A.A. 2020/21, INGEGNERIA ELETTRONICA. Titolare del corso
• Elettronica dei sistemi digitali. A.A. 2019/20, INGEGNERIA ELETTRONICA. Titolare del corso
• Elettronica dei sistemi digitali. A.A. 2018/19, INGEGNERIA ELETTRONICA. Titolare del corso

• Circuit architectures: Logic-in memory computing (DET)
• Nanocomputing: Magnetic devices and architectures (DET)
• Nanocomputing: Hybrid technologies integration (DET)
• Nanocomputing: CAD tools for emerging technologies (DET)
• Circuit architectures: Architectures for probabilistic computing (DET)
• Quantum computing: Quantum architectures and applications (DET)
• Quantum computing: Quantum devices and technologies (DET)

• VLSILAB Group (DET)

Progetti finanziati da contratti commerciali

• MODULI PROGRAMMABILI PER LA GESTIONE DI STAMPANTI, (2008-2008) - Responsabile Scientifico
  Ricerca Commerciale

• Giacomo Orlandi. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (39^o ciclo, 2023-in corso)
• Antonio Tudisco. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (39^o ciclo, 2023-in corso)
  Argomento della ricerca: Sviluppo di algoritmi di Machine Learning sfruttando il Quantum Computing
  
  Big Data, Machine Learning, Neural Networks and Data Science
  Micro- and nanotechnologies, devices, systems and applications
  Modeling, simulation and CAD
  Systems, Automation and Control
  VLSI theory, design and applications
  Big Data, Machine Learning, Neural Networks and Data Science
  Micro- and nanotechnologies, devices, systems and applications
  Modeling, simulation and CAD
  Systems, Automation and Control
  VLSI theory, design and applications
  Big Data, Machine Learning, Neural Networks and Data Science
  Micro- and nanotechnologies, devices, systems and applications
  Modeling, simulation and CAD
  Systems, Automation and Control
  VLSI theory, design and applications
• Alessandro Varaldi. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (39^o ciclo, 2023-in corso)
  Argomento della ricerca: Acceleratori Hardware di Intelligenza Artificiale per Applicazioni Automotive
  
  Big Data, Machine Learning, Neural Networks and Data Science
  Modeling, simulation and CAD
  VLSI theory, design and applications
  Big Data, Machine Learning, Neural Networks and Data Science
  Modeling, simulation and CAD
  VLSI theory, design and applications
  Big Data, Machine Learning, Neural Networks and Data Science
  Modeling, simulation and CAD
  VLSI theory, design and applications
• Alessio Naclerio. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (38^o ciclo, 2022-in corso)
• Deborah Volpe. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (37^o ciclo, 2021-in corso)
  Argomento della ricerca: Approcci quantistici per risolvere problemi di ottimizzazione
  
  Micro- and nanotechnologies, devices, systems and applications
  Modeling, simulation and CAD
  VLSI theory, design and applications
  Micro- and nanotechnologies, devices, systems and applications
  Modeling, simulation and CAD
  VLSI theory, design and applications
• Mario Cignoni. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (36^o ciclo, 2020-2024)
  Tesi: Circles: Quantum Dots and Single Atoms
  
  Micro- and nanotechnologies, devices, systems and applications
  Modeling, simulation and CAD
  VLSI theory, design and applications
  Micro- and nanotechnologies, devices, systems and applications
  Modeling, simulation and CAD
  VLSI theory, design and applications

• Volpe, Deborah; Cirillo, Giovanni; Zamboni, Maurizio; Graziano, Mariagrazia; Turvani, ... (2024)
  Improving the exploitability of Simulated Adiabatic Bifurcation through a flexible and open-source digital architecture. In: ACM TRANSACTIONS ON QUANTUM COMPUTING. ISSN 2643-6817
  Contributo su Rivista
• Guastamacchia, Angela; Coluccio, Andrea; Riente, Fabrizio; Turvani, Giovanna; Graziano, ... (2024)
  MeMPA: A Memory Mapped M-SIMD Co-Processor to Cope with the Memory Wall Issue. In: ELECTRONICS, vol. 13, pp. 1-16. ISSN 2079-9292
  Contributo su Rivista
• Volpe, Deborah; Cirillo, GIOVANNI AMEDEO; Zamboni, Maurizio; Turvani, Giovanna (2023)
  Integration of Simulated Quantum Annealing in Parallel Tempering and Population Annealing for Heterogeneous-Profile QUBO Exploration. In: IEEE ACCESS, vol. 11, pp. 30390-30441. ISSN 2169-3536
  Contributo su Rivista
• Coluccio, A.; Casale, U.; Guastamacchia, A.; Turvani, G.; Vacca, M.; Ruo Roch, M.; ... (2022)
  Hybrid-SIMD: a Modular and Reconfigurable approach to Beyond von Neumann Computing. In: IEEE TRANSACTIONS ON COMPUTERS, vol. 71, pp. 2287-2299. ISSN 0018-9340
  Contributo su Rivista
• Simoni, Mario; Cirillo, Giovanni Amedeo; Turvani, Giovanna; Graziano, Mariagrazia; ... (2022)
  Towards Compact Modeling of Noisy Quantum Computers: A Molecular-Spin-Qubit Case of Study. In: ACM JOURNAL ON EMERGING TECHNOLOGIES IN COMPUTING SYSTEMS, vol. 18, pp. 1-26. ISSN 1550-4832
  Contributo su Rivista
• Giuffrida, L.; Volpe, D.; Cirillo, G. A.; Zamboni, M.; Turvani, G. (2022)
  Engineering Grover Adaptive Search: Exploring the Degrees of Freedom for Efficient QUBO Solving. In: IEEE JOURNAL ON EMERGING AND SELECTED TOPICS IN CIRCUITS AND SYSTEMS, vol. 12, pp. 614-623. ISSN 2156-3365
  Contributo su Rivista
• Caputo, Carlo; Simoni, Mario; Cirillo, GIOVANNI AMEDEO; Turvani, Giovanna; Zamboni, ... (2022)
  A simulator of optical coherent-state evolution in quantum key distribution systems. In: OPTICAL AND QUANTUM ELECTRONICS, vol. 54. ISSN 0306-8919
  Contributo su Rivista
• Marchesin, Andrea; Turvani, Giovanna; Coluccio, Andrea; Riente, Fabrizio; Vacca, Marco; ... (2021)
  Octantis: An Exploration Tool for Beyond von Neumann architectures. In: International Conference on Design & Technology of Integrated Systems in Nanoscale Era (DTIS), 28-30 June 2021, pp. 1-5. ISBN: 978-1-6654-3654-0
  Contributo in Atti di Convegno (Proceeding)
• Andrighetti, M.; Turvani, G.; Santoro, G.; Vacca, M.; Ruo Roch, M.; Graziano, M.; ... (2020)
  Bitmap Index: A Processing-in-Memory Reconfigurable Implementation. In: International Conference on Applications in Electronics Pervading Industry, Environment and Society, ApplePies 2019, ita, 2019, pp. 173-179. ISSN 1876-1100. ISBN: 978-3-030-37276-7
  Contributo in Atti di Convegno (Proceeding)
• Andrighetti, M.; Turvani, G.; Santoro, G.; Vacca, M.; Marchesin, A.; Ottati, F.; Roch, ... (2020)
  Data processing and information classification— an in-memory approach. In: SENSORS, vol. 20. ISSN 1424-8220
  Contributo su Rivista
• Antonietta, Simone Domenico; Coluccio, Andrea; Turvani, Giovanna; Vacca, Marco; ... (2019)
  WINNER: a high speed high energy efficient Neural Network implementation for image classification. In: 2019 26th IEEE International Conference on Electronics, Circuits and Systems (ICECS), pp. 29-32. ISBN: 978-1-7281-0996-1
  Contributo in Atti di Convegno (Proceeding)
• Garlando, U.; Riente, F.; Cirillo, G. A.; Graziano, M.; Zamboni, M. (2018)
  Design and Characterization of Circuit based on Emerging Technology: the MagCAD Approach. In: IEEE Conference on Nanotechnology, Cork (IE), Luglio, pp. 1-4. ISBN: 978-1-5386-5336-4
  Contributo in Atti di Convegno (Proceeding)
• Garlando, Umberto; Riente, Fabrizio; Vergallo, Deborah; Graziano, Mariagrazia; Zamboni, ... (2018)
  ToPoliNano & MagCAD: A Complete Framework for Design and Simulation of Digital Circuits Based on Emerging Technologies. In: 15th International Conference on Synthesis, Modeling, Analysis and Simulation Methods and Applications to Circuit Design, SMACD 2018, cze, 2018, pp. 153-156. ISBN: 9781538651520
  Contributo in Atti di Convegno (Proceeding)
• Riente, F.; Turvani, G.; Ranone, P.; Cirillo, G. A.; Vacca, M.; Zamboni, M.; Graziano, M. (2018)
  Topology optimization and Monte Carlo multithreading simulation for fault-tolerant nanoarrays. In: JOURNAL OF COMPUTATIONAL ELECTRONICS, vol. 17, pp. 1356-1369. ISSN 1569-8025
  Contributo su Rivista
• Santoro, G.; Vacca, M.; Bollo, M.; Riente, F.; Graziano, M.; Zamboni, M. (2018)
  Exploration of multilayer field-coupled nanomagnetic circuits. In: MICROELECTRONICS JOURNAL, vol. 79, pp. 46-56. ISSN 0959-8324
  Contributo su Rivista
• Cairo, Fabrizio; Vacca, Marco; Turvani, Giovanna; Zamboni, Maurizio; Graziano, ... (2017)
  Domain Wall Interconnections for NML. In: IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, vol. 25, pp. 3067-3076. ISSN 1063-8210
  Contributo su Rivista
• Bollo, Matteo; Santoro, Giulia; Garlando, Umberto; Zamboni, Maurizio (2017)
  NANOcom: A Mosaic Approach for nanoelectronic circuits design. In: 12th International Conference on Design & Technology of Integrated Systems In Nanoscale Era, DTIS 2017, Palma de Mallorca, Spain, 2017, pp. 1-6. ISBN: 978-1-5090-6377-2
  Contributo in Atti di Convegno (Proceeding)
• Ferrara, Antonino; Garlando, Umberto; Gnoli, Luca; Santoro, Giulia; Zamboni, Maurizio (2017)
  3D design of a pNML random access memory. In: 13th Conference on Ph.D. Research in Microelectronics and Electronics, PRIME 2017, Atahotel Naxos Beach Conference Center, ita, 2017, pp. 5-8. ISBN: 9781509065073
  Contributo in Atti di Convegno (Proceeding)
• Turvani, Giovanna; Riente, Fabrizio; Cairo, Fabrizio; Vacca, Marco; Garlando, Umberto; ... (2017)
  Efficient and reliable fault analysis methodology for nanomagnetic circuits. In: INTERNATIONAL JOURNAL OF CIRCUIT THEORY AND APPLICATIONS, vol. 45, pp. 660-680. ISSN 1097-007X
  Contributo su Rivista
• Riente, Fabrizio; Turvani, Giovanna; Vacca, Marco; RUO ROCH, Massimo; Zamboni, Maurizio; ... (2017)
  ToPoliNano: a CAD Tool for Nano Magnetic Logic. In: IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, vol. 36, pp. 1061-1074. ISSN 0278-0070
  Contributo su Rivista
• Turvani, Giovanna; Bollo, Matteo; Vacca, Marco; Cairo, Fabrizio; Zamboni, Maurizio; ... (2017)
  Design of MRAM Based Magnetic Logic Circuits. In: IEEE TRANSACTIONS ON NANOTECHNOLOGY, vol. 16, pp. 1-9. ISSN 1536-125X
  Contributo su Rivista
• Vacca, Marco; Cairo, Fabrizio; Turvani, Giovanna; Riente, Fabrizio; Zamboni, Maurizio; ... (2016)
  Virtual Clocking for NanoMagnet Logic. In: IEEE TRANSACTIONS ON NANOTECHNOLOGY, vol. 15, pp. 962-970. ISSN 1536-125X
  Contributo su Rivista
• Causapruno, Giovanni; Riente, Fabrizio; Turvani, Giovanna; Vacca, Marco; RUO ROCH, ... (2016)
  Reconfigurable Systolic Array: From Architecture to Physical Design for NML. In: IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, vol. 24, pp. 3208-3217. ISSN 1063-8210
  Contributo su Rivista
• Giri, D; Vacca, Marco; Causapruno, G; Zamboni, Maurizio; Graziano, Mariagrazia (2016)
  Modeling, Design, and Analysis of MagnetoElastic NML Circuits. In: IEEE TRANSACTIONS ON NANOTECHNOLOGY, vol. 15, pp. 977-985. ISSN 1536-125X
  Contributo su Rivista
• Cairo, Fabrizio; Gnoli, L.; Vacca, Marco; Turvani, Giovanna; Zamboni, Maurizio; ... (2016)
  Toward the design of mixed high-speed and low-power NML circuits. In: CNNA 2016; 15th International Workshop on Cellular Nanoscale Networks and their Applications;, Dresden, Germany, August 23-25, 2016. ISBN: 978-3-8007-4252-3
  Contributo in Atti di Convegno (Proceeding)
• Causapruno, Giovanni; Garlando, Umberto; Cairo, Fabrizio; Zamboni, Maurizio; Graziano, ... (2016)
  A reconfigurable array architecture for NML. In: 15th IEEE Computer Society Annual Symposium on VLSI, ISVLSI 2016, usa, 2016, pp. 99-104. ISBN: 9781467390385
  Contributo in Atti di Convegno (Proceeding)
• Bollo, Matteo; Turvani, Giovanna; Zamboni, Maurizio; Das, J.; Bhanja, S; Graziano, ... (2015)
  Design of NML Circuits based on M-RAM. In: IEEE Nano, Roma, July 2015, pp. 1-4
  Contributo in Atti di Convegno (Proceeding)
• Ranone, P.; Turvani, G.; Riente, F.; Graziano, M.; Roch, M. R.; Zamboni, M. (2014)
  Fault tolerant nanoarray circuits: Automatic design and verification. In: VLSI Test Symposium, Napa (CA), 13-17 April 2014, pp. 1-6. ISBN: 978-1-4799-2611-4
  Contributo in Atti di Convegno (Proceeding)
• Civera, P.; Masera, G.; Piccinini, G.; Zamboni, M. (1994)
  Operation scheduling in VLSI circuit design. In: Electronics Division Colloquium on Synthesis and Optimisation of Logic Systems, London, UK,, 1994, pp. 1-5
  Contributo in Atti di Convegno (Proceeding)
• D'Orio, Carlo; Zamboni, Maurizio; Albertengo, Guido; Borgonovo, Flaminio; Panizzardi, ... (1991)
  PROCEDIMENTO PER L'INSTRADAMENTO DI PACCHETTI DA UN NODO DI UNA RETE DI COMUNICAZIONE A COMMUTAZIONE DI PACCHETTO, NODO DI RETE E RETE A COMMUTAZIONE DI PACCHETTO PER L'ATTUAZIONE DI TALE PROCEDIMENTO.. N. brevetto: 101991900181121, propr. brevetto: 4 - Soggetti terzi
  Brevetti