Luciano Lavagno

• Progetto di circuiti elettronici a basso consumo di potenza e di energia
• Registrazione, ricerca e ascolto di racconti orali
• Sensori capacitivi e termici per localizzare e seguire persone in ambienti chiusi
• Sintesi ad alto livello di circuiti digitali a partire da C++/OpenCL/SystemC

Settori ERC

SDG

• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2023/2024 (39. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2022/2023 (38. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2021/2022 (37. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2020/2021 (36. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2019/2020 (35. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2018/2019 (34. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2017/2018 (33. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2016/2017 (32. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2015/2016 (31. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRICA, ELETTRONICA E DELLE COMUNICAZIONI, 2014/2015 (30. ciclo)
  Politecnico di TORINO
• INGEGNERIA ELETTRONICA, 2013/2014 (29. ciclo)
  Politecnico di TORINO
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2011/2012 (27. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2010/2011 (26. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2009/2010 (25. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2008/2009 (24. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2007/2008 (23. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2006/2007 (22. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2005/2006 (21. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2004/2005 (20. ciclo)
  Università degli Studi di UDINE
• INGEGNERIA INDUSTRIALE E DELL'INFORMAZIONE, 2003/2004 (19. ciclo)
  Università degli Studi di UDINE

• Collegio di Ingegneria Elettronica, delle Telecomunicazioni e Fisica. Componente
• Collegio di Ingegneria Informatica, del Cinema e Meccatronica. Componente

Corso di laurea magistrale

• Edge Computing Systems for AI and ML. A.A. 2024/25, MECHATRONIC ENGINEERING (INGEGNERIA MECCATRONICA). Titolare del corso
• Microelettronica digitale. A.A. 2024/25, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Modeling and optimization of embedded systems. A.A. 2024/25, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Microelettronica digitale. A.A. 2023/24, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Edge Computing Systems for AI and ML. A.A. 2023/24, MECHATRONIC ENGINEERING (INGEGNERIA MECCATRONICA). Titolare del corso
• Modeling and optimization of embedded systems. A.A. 2023/24, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Microelettronica digitale. A.A. 2022/23, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Modeling and optimization of embedded systems. A.A. 2022/23, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Embedded Electronic Systems for AI/ML. A.A. 2022/23, MECHATRONIC ENGINEERING (INGEGNERIA MECCATRONICA). Titolare del corso
• Microelettronica digitale. A.A. 2021/22, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Modeling and optimization of embedded systems. A.A. 2021/22, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Embedded Electronic Systems for AI/ML. A.A. 2021/22, MECHATRONIC ENGINEERING (INGEGNERIA MECCATRONICA). Titolare del corso
• Microelettronica digitale. A.A. 2020/21, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Modeling and optimization of embedded systems. A.A. 2020/21, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Embedded Electronic Systems for AI/ML. A.A. 2020/21, MECHATRONIC ENGINEERING (INGEGNERIA MECCATRONICA). Titolare del corso
• Microelettronica digitale. A.A. 2019/20, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
• Modeling and optimization of embedded systems. A.A. 2019/20, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso

Corso di laurea di 1° livello

• Elettronica applicata. A.A. 2021/22, INGEGNERIA INFORMATICA. Titolare del corso
• Elettronica applicata. A.A. 2020/21, INGEGNERIA INFORMATICA. Collaboratore del corso
• Elettronica applicata. A.A. 2019/20, INGEGNERIA INFORMATICA. Titolare del corso

Progetti finanziati da contratti commerciali

• Titolo dell’attività contrattuale: Corso su sintesi ad alto livello, (2023-2023) - Responsabile Scientifico
  Contratti commerciali
• Prestazion didattica dal titolo: “Linguaggio di modellizzazione SystemC”, (2021-2022) - Responsabile Scientifico
  Contratti commerciali

• Tagless indoor person localization and identification (DET)
• Hardware-accelerated machine learning for human localization, identification and behavior inference (DET)
• System-level design via high-level synthesis (DET)

• Ambient sensing and processing (DET)
• High-performance software acceleration on heterogeneous CPU/GPU/FPGA platforms (DET)

Progetti finanziati da bandi competitivi

• SPACE - Simplifying Predictable and energy-efficient Acceleration from Cloud to Edge , (2023-2025) - Responsabile Scientifico
  Ricerca Nazionale - PRIN
• REBECCA - Reconfigurable Heterogeneous Highly Parallel Processing Platform for safe and secure AI, (2023-2026) - Responsabile Scientifico
  Ricerca UE - JTI - ECSEL
• RESTART - Spoke 6 - RESTART - RESearch and innovation on future Telecommunications systems and networks, to make Italy more smART” - Spoke 6, (2023-2025) - Responsabile Scientifico di Struttura
  PNRR – Missione 4
• HPC - Spoke 1 - Centro Nazionale HPC, Big data e Quantum Computing - Spoke 1, (2022-2025) - Responsabile Scientifico di Struttura
  PNRR – Missione 4
• ECOSCALE - FETHPC-1-2014, (2015-2018) - Responsabile Scientifico
  Ricerca UE - H2020 - Excellent Science - FET
• WSN-DPCM - SP1-JTI-ARTEMIS-2010-3, (2011-2015) - Responsabile Scientifico
  Ricerca UE - JTI ARTEMIS
• PHARAON-PARALLEL & HETEROGENEOUS ARCHITECTURE FOR REAL-TIME APPLICATIONS, (2011-2014) - Responsabile Scientifico
  Ricerca UE - VII PQ - COOPERATION - ICT
• COMPLEX - CODESIGN AND POWER MANAGEMENT IN PLATFORM-BASED DESIGN SPACE EXPLORATION, (2009-2012) - Responsabile Scientifico
  Ricerca UE - VII PQ - COOPERATION - ICT
• MODERN-MODELING AND DESIGN OF RELIABLE, PROCESS VARIATION-AWARE NANOELECTRONIC DEVICES, CIRCUITS AND SYSTEMS, (2009-2012) - Responsabile Scientifico
  Ricerca UE - JTI - ECSEL
• OSMOSIS -OPEN SOURCE MODELLING AND HARDWARE SOFTWARE CODESIGN OF EMBEDDED SYSTEMS, (2008-2010) - Responsabile Scientifico
  Ricerca UE - VII PQ - CAPACITIES - Research for the benefit of SMEs
• ACID-WG - A WORKING GROUP ON ASYNCHRONOUS CIRCUIT DESIGN, (2002-2004) - Responsabile Scientifico
  Ricerca UE - VPQ - IST (SOCIETA' DELL'INFORMAZIONE)

Progetti finanziati da contratti commerciali

• "Applicazione di tecniche di accelerazione FPGA e GPU alle reti radio mobili", (2023-2023) - Responsabile Scientifico
  Ricerca Commerciale
• “Applying the Mix&Latch methodology to an industrial design flow”, (2023-2023) - Responsabile Scientifico
  Ricerca Commerciale
• “Applicazioni di Accelerazione Hardware alle reti radio mobili”, (2022-2022) - Responsabile Scientifico
  Ricerca Commerciale
• Progetto n. 4 “Applicazioni di Accelerazione Hardware alle Tecnologie 5G”., (2021-2021) - Responsabile Scientifico
  Ricerca Commerciale
• Applicazioni di Accelerazione Hardware alle tecnologie 5G - Progetto N. 22, (2020-2020) - Responsabile Scientifico
  Ricerca Commerciale
• Accelerazione Hardware basata su FPGA & OpenCL, (2019-2019) - Responsabile Scientifico
  Ricerca Commerciale
• IMPLEMENTAZIONE ALGORITMO DI EFFICIENZA ENERGETICA NELLE RETI DI SENSORI WIRELESS - PROTEINN /MINTEOS, (2007-2008) - Responsabile Scientifico
  Consulenza commerciale

• Francesco La Carpia. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (40^o ciclo, 2024-in corso)
• Roberto Bosio. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (39^o ciclo, 2023-in corso)
  Argomento della ricerca: Accelerazione di applicazioni data center e embedded su FPGA
  
  Big Data, Machine Learning, Neural Networks and Data Science
  Big Data, Machine Learning, Neural Networks and Data Science
• Emanuel Cascione. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (39^o ciclo, 2023-in corso)
• Lorenzo Lagostina. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (39^o ciclo, 2023-in corso)
  
  Big Data, Machine Learning, Neural Networks and Data Science
  Modeling, simulation and CAD
  VLSI theory, design and applications
  Big Data, Machine Learning, Neural Networks and Data Science
  Modeling, simulation and CAD
  VLSI theory, design and applications
• Edward Manca. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (39^o ciclo, 2023-in corso)
  
  Big Data, Machine Learning, Neural Networks and Data Science
  VLSI theory, design and applications
  Big Data, Machine Learning, Neural Networks and Data Science
  VLSI theory, design and applications
• Teodoro Urso. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (38^o ciclo, 2022-in corso)
• Giovanni Brignone. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (37^o ciclo, 2021-in corso)
  Tesi: Making acceleration more amenable with novel high-level synthesis techniques for FPGAs
  
  Modeling, simulation and CAD
• Filippo Minnella. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (36^o ciclo, 2020-2024)
  Tesi: Mix & Latch: High-Performance Designs with Single-Clock Mixed-Polarity Latches and Flip-Flops
  
  Big Data, Machine Learning, Neural Networks and Data Science
  Modeling, simulation and CAD
  VLSI theory, design and applications
  Big Data, Machine Learning, Neural Networks and Data Science
  Modeling, simulation and CAD
  VLSI theory, design and applications
• Fabrizio Ottati. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (36^o ciclo, 2020-2024)
  Tesi: Efficient Deep Learning Inference: A Digital Hardware Perspective - Evaluating and improving performance and efficiency of artificial and spiking neural networks hardware accelerators
  
  Big Data, Machine Learning, Neural Networks and Data Science
  Micro- and nanotechnologies, devices, systems and applications
  VLSI theory, design and applications
  Big Data, Machine Learning, Neural Networks and Data Science
  Micro- and nanotechnologies, devices, systems and applications
  VLSI theory, design and applications
• Giorgia Subbicini. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (36^o ciclo, 2020-2024)
  Tesi: Efficient Indoor Human Sensing and Continuous Tracking
  
  Analog, Power and Mixed-Signal Circuits and Embedded Systems
  Big Data, Machine Learning, Neural Networks and Data Science
  VLSI theory, design and applications
  Analog, Power and Mixed-Signal Circuits and Embedded Systems
  Big Data, Machine Learning, Neural Networks and Data Science
  VLSI theory, design and applications
• Luca Urbinati. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (36^o ciclo, 2020-2024)
  Tesi: Accelerating Quantized DNNs with Dedicated Hardware Accelerators and RISC-V Processors Using Precision-Scalable Multipliers
  
  Big Data, Machine Learning, Neural Networks and Data Science
  VLSI theory, design and applications
  Big Data, Machine Learning, Neural Networks and Data Science
  VLSI theory, design and applications
• Muhammad Usman Jamal. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (35^o ciclo, 2019-2023)
  Tesi: Improving Quality of Results for High-Level Synthesis based FPGA designs
  
  Big Data, Machine Learning, Neural Networks and Data Science
  Micro- and nanotechnologies, devices, systems and applications
  VLSI theory, design and applications
• Nasir Ali Shah. Corso in Ingegneria Elettrica, Elettronica E Delle Comunicazioni (35^o ciclo, 2019-2023)
  Tesi: Heterogeneous Acceleration for 5G New Radio Channel Modelling Using FPGAs and GPUs
  
  Analog, Power and Mixed-Signal Circuits and Embedded Systems
  Big Data, Machine Learning, Neural Networks and Data Science
  Electronic devices: modeling and characterization
  VLSI theory, design and applications

Progetto "Ti racconto una storia": registrazione (via bot telegram), indicizzazione (via trascrizione e wordcloud) e ascolto di storie orali raccontate dalle persone. https://tiraccontounastoria.org

• Cheshfar, Mohammad; Hossein Maghami, Mohammad; Amiri, Parviz; Gharaee Garakani, Hossein; ... (2024)
  Comparative Survey of Embedded System Implementations of Convolutional Neural Networks in Autonomous Cars Applications. In: IEEE ACCESS, vol. 12, pp. 182410-182437. ISSN 2169-3536
  Contributo su Rivista
• Bosio, Roberto; Minnella, Filippo; Urso, Teodoro; Casu, Mario R.; Lavagno, Luciano; ... (2024)
  NN2FPGA: Optimizing CNN Inference on FPGAs With Binary Integer Programming. In: IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS. ISSN 0278-0070
  Contributo su Rivista
• Brignone, Giovanni; Bosio, Roberto; Ottati, Fabrizio; Sansoe', Claudio; Lavagno, Luciano (2024)
  SILVIA: Automated Superword-Level Parallelism Exploitation via HLS-Specific LLVM Passes for Compute-Intensive FPGA Accelerators. In: ACM TRANSACTIONS ON RECONFIGURABLE TECHNOLOGY AND SYSTEMS. ISSN 1936-7406
  Contributo su Rivista
• Bosio, Roberto; Brignone, Giovanni; Minnella, Filippo; Jamal, MUHAMMAD USMAN; Lavagno, ... (2024)
  LESS: Low-Power Energy-Efficient Subgraph Isomorphism on FPGA. In: 2024 Design, Automation & Test in Europe Conference & Exhibition (DATE), Valencia (Spain), 25-27 March 2024, pp. 1-2. ISBN: 978-3-9819263-8-5
  Contributo in Atti di Convegno (Proceeding)
• Lagostina, Lorenzo; Minnella, Filippo; Cortadella, Jordi; Casu, Mario R.; Lazarescu, ... (2024)
  Mix & Latch: Comparison With State-of-the-Art Retiming On a RISC-V Benchmark. In: IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS, vol. 43, pp. 2229-2233. ISSN 0278-0070
  Contributo su Rivista
• Ottati, Fabrizio; Gao, Chang; Chen, Qinyu; Brignone, Giovanni; Casu, Mario Roberto; ... (2023)
  To Spike or Not To Spike: A Digital Hardware Perspective on Deep Learning Acceleration. In: IEEE JOURNAL ON EMERGING AND SELECTED TOPICS IN CIRCUITS AND SYSTEMS, vol. 13, pp. 1015-1025. ISSN 2156-3365
  Contributo su Rivista
• Brignone, Giovanni; Lazarescu, Mihai T.; Lavagno, Luciano (2023)
  A DSP shared is a DSP earned: HLS Task-Level Multi-Pumping for High-Performance Low-Resource Designs. In: 2023 IEEE 41st International Conference on Computer Design (ICCD), Washington (USA), 06-08 November 2023, pp. 551-557. ISBN: 979-8-3503-4291-8
  Contributo in Atti di Convegno (Proceeding)
• Subbicini, Giorgia; Lavagno, Luciano; Lazarescu, Mihai T. (2023)
  Enhanced Exploration of Neural Network Models for Indoor Human Monitoring. In: 2023 9th International Workshop on Advances in Sensors and Interfaces (IWASI), Monopoli (Bari), Italy, 08-09 June 2023, pp. 109-114. ISBN: 979-8-3503-3694-8
  Contributo in Atti di Convegno (Proceeding)

• Noise cancellation for single-plate capacitive sensors using differential measurements. Brevetto nazionale
  Inventori: Luciano Lavagno Mihai Teodor Lazarescu
• Capacitive sensor and method for sensing changes in a space. Brevetto nazionale
  Inventori: Luciano Lavagno Mihai Teodor Lazarescu
• Safe-razor. Brevetto nazionale e internazionale
  Inventori: Luciano Lavagno