Dottoranda in Ingegneria Elettrica, Elettronica E Delle Comunicazioni , 38o ciclo (2022-2025)
Dipartimento di Elettronica e Telecomunicazioni (DET)
Docente esterno e/o collaboratore didattico
Dipartimento di Automatica e Informatica (DAUIN)
Profilo
Dottorato di ricerca
Argomento di ricerca
Crittografia post-quantica su RISC-V per IoT
Tutori
Interessi di ricerca
Biografia
Ora frequenta il dottorato di ricerca in Ingegneria Elettrica, Elettronica e delle Comunicazioni presso il Politecnico di Torino, in collaborazione con Telsy. Il focus principale della sua attività di ricerca è la progettazione di architetture hardware per crittografia post-quantica integrate su RISC-V, con lo scopo di velocizzare e ottimizzare gli algoritmi PQC.
Premi e riconoscimenti
- RISC-V Summit Europe Hackathon Participant As part of RISC-V Summit Europe, I participated in an in-person hackathon hosted by RISC-V International in collaboration with Codasip and Renesas. This hands-on learning experience was designed for students and early-to-mid stage enthusiasts. The hackathon involved choosing from onsite problems, utilizing available resources to develop unique solutions within 3-4 hours, and presenting the solutions in the Expo Hall. (2024)
- At the 8th International Conference on PhD Research in Microelectronics and Electronic, based on the reviewers' and the awards committee's evaluation top 30% of papers has been awarded. The SILVER LEAF Certificate is for papers between top 10% and top 20%. (2023)
- RISC-V Foundational Associate (RVFA) (2025)
Didattica
Insegnamenti
Corso di laurea magistrale
- Hardware & Wireless Security (modulo di Hardware and embedded security). A.A. 2024/25, CYBERSECURITY. Collaboratore del corso
- Integrated systems architecture. A.A. 2023/24, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
Pubblicazioni
Pubblicazioni più recenti Vedi tutte le pubblicazioni su Porto@Iris
- Farnaghinejad, Behnam; Bellizia, Davide; Dolmeta, Alessandra; Masera, Guido; Porsia, ... (In stampa)
Power Side-Channel Vulnerabilities of a RISC-V Cryptography Accelerator Integrated into CVA6 via Core-V eXtension Interface (CV-X-IF). In: International Test Conference 2025, San Diego, California (USA), September 21-26, 2025, pp. 1-10
Contributo in Atti di Convegno (Proceeding) - Dolmeta, Alessandra; Di Matteo, Stefano; Valea, Emanuele; Carmona, Mikael; Loiseau, ... (2025)
TYRCA: A RISC-V Tightly-Coupled Accelerator for Code-Based Cryptography. In: 2025 Design, Automation & Test in Europe Conference (DATE), Lyon (Fra), 31 March - 2 April 2025, pp. 1-7. ISBN: 978-3-9826741-0-0
Contributo in Atti di Convegno (Proceeding) - Piscopo, Valeria; Dolmeta, Alessandra; Mirigaldi, Mattia; Martina, Maurizio; Masera, ... (2025)
A Deep Dive into Integration Methodologies in RISC-V. In: 22nd ACM International Conference on Computing Frontiers, Cagliari (Ita), May 28-30, 2025, pp. 30-33. ISBN: 979-8-4007-1393-4
Contributo in Atti di Convegno (Proceeding) - Dolmeta, Alessandra; Piscopo, Valeria; Martina, Maurizio; Masera, Guido (2025)
CHIMERA: Cryptographic Hardware for Integrated Multipurpose Engine on RISC-V with ASCON. In: IEEE Computer Society Annual Symposium on VLSI, Kalamata (Grecia), July 6-9, 2025
Contributo in Atti di Convegno (Proceeding) - Dolmeta, Alessandra; Piscopo, Valeria; Mirigaldi, Mattia; Martina, Maurizio; Masera, ... (2025)
RISC-V Based Keccak Co-Processor for NIST Post-Quantum Cryptography Standards. In: 2025 IEEE International Symposium on Circuits and Systems, Londra (UK), May 25-28, 2025, pp. 1-5. ISBN: 979-8-3503-5683-0
Contributo in Atti di Convegno (Proceeding)