Edgar Ernesto Sanchez Sanchez

Settori ERC

SDG

• Best Paper award in DDECS 2013 conferito da DDECS organizing committee, Repubblica Ceca (2013)
• Best Paper Award at the IEEE Conference on Design, Automation and Test in Europe conferito da DATE Program Committee, Italia (2006)

• 26th IEEE European Test Symposium (24/5/2021-28/5/2021), Program commitee (membro del comitato scientifico)
• 25th IEEE European Test Symposium (25/5/2020-1/6/2020), Program commitee (membro del comitato scientifico)
• 24th IEEE European Test Symposium (27/5/2019-31/12/2021), Program commitee (membro del comitato scientifico)
• 18th IEEE Latin American Test Symposium (1/1/2017-15/3/2017), Program chair (presidente/responsabile del comitato scientifico)

• INGEGNERIA INFORMATICA E DEI SISTEMI, 2025/2026 (41. ciclo)
  Politecnico di TORINO
• INGEGNERIA INFORMATICA E DEI SISTEMI, 2024/2025 (40. ciclo)
  Politecnico di TORINO
• INGEGNERIA INFORMATICA E DEI SISTEMI, 2023/2024 (39. ciclo)
  Politecnico di TORINO

• Collegio di Ingegneria Elettronica, delle Telecomunicazioni e Fisica. Componente
• Collegio di Ingegneria Informatica, del Cinema e Meccatronica. Componente

Dottorato di ricerca

• Approximate computing paradigms: from component to application-level. A.A. 2020/21, INGEGNERIA INFORMATICA E DEI SISTEMI. Collaboratore del corso
• Approximate computing paradigms: from component to application-level. A.A. 2019/20, INGEGNERIA INFORMATICA E DEI SISTEMI. Collaboratore del corso
• Automated digital testing: present and future. A.A. 2018/19, INGEGNERIA INFORMATICA E DEI SISTEMI. Collaboratore del corso

Corso di laurea magistrale

• HPC (High Performance Computing). A.A. 2026/27, QUANTUM ENGINEERING. Titolare del corso
• Architetture dei sistemi di elaborazione. A.A. 2026/27, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• HPC (High Performance Computing). A.A. 2025/26, QUANTUM ENGINEERING. Titolare del corso
• Architetture dei sistemi di elaborazione. A.A. 2025/26, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• HPC (High Performance Computing). A.A. 2024/25, QUANTUM ENGINEERING. Titolare del corso
• Architetture dei sistemi di elaborazione. A.A. 2024/25, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• HPC (High Performance Computing). A.A. 2023/24, QUANTUM ENGINEERING. Titolare del corso
• Architetture dei sistemi di elaborazione. A.A. 2023/24, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Architetture dei sistemi di elaborazione. A.A. 2022/23, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Architetture dei sistemi di elaborazione. A.A. 2021/22, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Architetture dei sistemi di elaborazione. A.A. 2020/21, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Architetture dei sistemi di elaborazione. A.A. 2019/20, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Computer architectures. A.A. 2018/19, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Collaboratore del corso
• Computer architectures. A.A. 2018/19, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Computer architectures. A.A. 2017/18, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Collaboratore del corso
• Computer architectures. A.A. 2017/18, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Titolare del corso
• Computer architectures. A.A. 2016/17, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Collaboratore del corso
• Computer architectures. A.A. 2015/16, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Collaboratore del corso
• Computer architectures. A.A. 2014/15, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Collaboratore del corso
• Computer architectures. A.A. 2013/14, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Collaboratore del corso
• Computer architectures. A.A. 2012/13, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Collaboratore del corso
• Computer architectures. A.A. 2011/12, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Collaboratore del corso

Corso di laurea di 1° livello

• Computer sciences. A.A. 2022/23, INGEGNERIA DELL'AUTOVEICOLO (AUTOMOTIVE ENGINEERING). Collaboratore del corso
• Computer sciences. A.A. 2022/23, INGEGNERIA DELL'AUTOVEICOLO (AUTOMOTIVE ENGINEERING). Titolare del corso
• Computer sciences. A.A. 2021/22, INGEGNERIA DELL'AUTOVEICOLO (AUTOMOTIVE ENGINEERING). Collaboratore del corso
• Computer sciences. A.A. 2021/22, INGEGNERIA DELL'AUTOVEICOLO (AUTOMOTIVE ENGINEERING). Titolare del corso
• Computer sciences. A.A. 2020/21, INGEGNERIA DELL'AUTOVEICOLO (AUTOMOTIVE ENGINEERING). Collaboratore del corso
• Computer sciences. A.A. 2020/21, INGEGNERIA DELL'AUTOVEICOLO (AUTOMOTIVE ENGINEERING). Titolare del corso
• Computer sciences. A.A. 2019/20, INGEGNERIA DELL'AUTOVEICOLO (AUTOMOTIVE ENGINEERING). Collaboratore del corso
• Computer sciences. A.A. 2019/20, INGEGNERIA DELL'AUTOVEICOLO (AUTOMOTIVE ENGINEERING). Titolare del corso
• Computer sciences. A.A. 2018/19, INGEGNERIA DELL'AUTOVEICOLO (AUTOMOTIVE ENGINEERING). Collaboratore del corso
• Computer sciences. A.A. 2018/19, INGEGNERIA DELL'AUTOVEICOLO (AUTOMOTIVE ENGINEERING). Titolare del corso
• Computer sciences. A.A. 2017/18, INGEGNERIA DELL'AUTOVEICOLO (AUTOMOTIVE ENGINEERING). Collaboratore del corso
• Computer sciences. A.A. 2017/18, INGEGNERIA DELL'AUTOVEICOLO (AUTOMOTIVE ENGINEERING). Titolare del corso
• Computer sciences. A.A. 2016/17, INGEGNERIA DELL'AUTOVEICOLO (AUTOMOTIVE ENGINEERING). Titolare del corso
• Algoritmi e calcolatori. A.A. 2015/16, INGEGNERIA ELETTRONICA. Collaboratore del corso
• Computer sciences. A.A. 2015/16, INGEGNERIA DELL'AUTOVEICOLO (AUTOMOTIVE ENGINEERING). Titolare del corso
• Informatica. A.A. 2015/16, INGEGNERIA AEROSPAZIALE. Collaboratore del corso
• Computer sciences. A.A. 2014/15, INGEGNERIA DELL'AUTOVEICOLO (AUTOMOTIVE ENGINEERING). Titolare del corso
• Computer sciences. A.A. 2013/14, INGEGNERIA DELL'AUTOVEICOLO (AUTOMOTIVE ENGINEERING). Titolare del corso
• Computer sciences. A.A. 2012/13, INGEGNERIA DELL'AUTOVEICOLO (AUTOMOTIVE ENGINEERING). Titolare del corso
• Sistemi a microprocessore. A.A. 2012/13, INGEGNERIA INFORMATICA. Collaboratore del corso
• Computer sciences. A.A. 2011/12, INGEGNERIA DELL'AUTOVEICOLO (AUTOMOTIVE ENGINEERING). Titolare del corso
• Sistemi a microprocessore. A.A. 2011/12, INGEGNERIA INFORMATICA. Collaboratore del corso

Progetti finanziati da bandi competitivi

• RESCHIP4EU - Reinforcing Skills in Chips Design for Europe, (2024-2028) - Componente gruppo di Ricerca
  Cooperazione universitaria

• CAD - Electronic CAD & Reliability Group (DAUIN)

Progetti finanziati da bandi competitivi

• REACT - Self-AwaRe NEuromorphic ArChiTectures: Security, Reliability and Energy-Efficiency, (2025-2029) - Responsabile Scientifico
  Ricerca UE - HE - Excellent Science - MSCA

Progetti finanziati da contratti commerciali

• Supporto allo sviluppo e prototipazione di Interfaccia di Comunicazioni per moduli Laser ALITE, (2026-2028) - Responsabile Scientifico
  Prestazione di Servizi commerciale
• Activities for supporting the development of the new Electrical/Electronic Architecture, (2025-2026) - Responsabile Scientifico
  Ricerca Commerciale
• New Electrical/Electronic Architecture Pre-study, (2024-2025) - Responsabile Scientifico
  Ricerca Commerciale
• Robotics Functional Safety, (2022-2023) - Responsabile contrattuale
  Ricerca Commerciale
• Analysis and optimization of Core SelfTest (CST) Libraries running in multi core Automotive Microcontrollers, (2021-2022) - Responsabile Scientifico
  Ricerca Commerciale
• Robotics Functional Safety, (2021-2022) - Responsabile Scientifico
  Ricerca Commerciale
• Core Self Test (CST) generation able to run in Automotive Microcontrollers multi core devices used for automotive applications, (2020-2020) - Responsabile Scientifico
  Ricerca Commerciale
• Core Self Test (CST) generation able to run in Automotive Microcontrollers multi core devices used for automotive applications, (2019-2019) - Responsabile Scientifico
  Ricerca Commerciale
• CST generation for a new 40nm Automotive Microcontroller used for automotive applications, (2018-2018) - Responsabile Scientifico
  Ricerca Commerciale
• CST generation for a 40nm Automotive Microcontroller, (2017-2017) - Responsabile Scientifico
  Ricerca Commerciale

• Lorenzo Fezza. Corso in Ingegneria Informatica E Dei Sistemi (41^o ciclo, 2026-in corso)
• Giacomo Perlo. Corso in Ingegneria Informatica E Dei Sistemi (41^o ciclo, 2025-in corso)
• Behnam Farnaghinejad. Corso in Intelligenza Artificiale (40^o ciclo, 2024-in corso)
  
  Embedded AI
  TinyML
• Antonio Porsia. Corso in Ingegneria Informatica E Dei Sistemi (39^o ciclo, 2023-in corso)
  Argomento della ricerca: Reliability and security of AI-based systems
  
  Computer architectures and Computer aided design

• Bellarmino, Nicolo'; Bosio, Alberto; Ruospo, Annachiara; Ernesto, Sanchez; Cantoro, ... (In stampa)
  Implicit Activation Sparsity for Fault-Tolerant CNNs: A Training-Dynamics Perspective. In: IEEE International Conference on Omni-Layer Intelligent Systems (COINS), Bologna, Italy, 7-9 September 2026
  Contributo in Atti di Convegno (Proceeding)
• Perlo, Giacomo; Porsia, Antonio; Ruospo, Annachiara; Sanchez, Ernesto (In stampa)
  Reliability Assessment of QNN Functional Units deployed in RISC-V based systems. In: 2026 Symposium on Integrated Circuits and Systems Design (SBCCI), São Paulo (BRA), 24-28 August 2026
  Contributo in Atti di Convegno (Proceeding)
• Perlo, Giacomo; Porsia, Antonio; Ruospo, Annachiara; Sanchez, Ernesto (2026)
  Emulating SDC-1 Hardware Faults Through Application Level Bit-Flip Injections in QNNs. In: 2026 IEEE 27th Latin American Test Symposium (LATS), Florianópolis (BRA), 17-20 March 2026, pp. 1-6. ISBN: 979-8-3195-4235-9
  Contributo in Atti di Convegno (Proceeding)
• Perlo, G.; Ruospo, A.; Sanchez, E. (2026)
  Vectorized in-Place CRC: a Zero Memory-Overhead Fault Detection Scheme for QNNs on RISC-V. In: 2026 IEEE 32nd International Symposium on On-Line Testing and Robust System Design (IOLTS), Polignano a Mare (IT), 01-03 July 2026, pp. 1-7. ISBN: 979-8-3315-4685-4
  Contributo in Atti di Convegno (Proceeding)
• Farnaghinejad, Behnam; Ruospo, Annachiara; Savino, Alessandro; Di Carlo, Stefano; ... (2026)
  VeriSide-II: Structure-Aware Power Modeling for Side-Channel Analysis at Register Transfer Level. In: 2026 IEEE 32nd International Symposium on On-Line Testing and Robust System Design (IOLTS), Polignano a Mare (BA), Italy, 1-3 July 2026, pp. 1-5. ISBN: 979-8-3315-4685-4
  Contributo in Atti di Convegno (Proceeding)

Brevetti e altre proprietà intellettuali

• A Shannon-Hartley-Based Approach To Measure The Criticality Of Synaptic Weights. Brevetto internazionale
  Inventori: Annachiara Ruospo Edgar Ernesto Sanchez Sanchez