Antonio Porsia

Dottorando in Ingegneria Informatica E Dei Sistemi , 39^o ciclo (2023-2026)
Dipartimento di Automatica e Informatica (DAUIN)

Docente a contratto e/o collaboratore didattico
Dipartimento di Automatica e Informatica (DAUIN)

antonio.porsia@polito.it

Profilo

Dottorato di ricerca

Argomento di ricerca

Reliability and security of AI-based systems

Tutori

Presentazione della ricerca

Poster

Keywords

Computer architectures and Computer aided design

Biografia

3rd year Ph.D. student in Control and Computer Engineering at Politecnico di Torino. Obtained a MS degree in Computer Engineering in 2023 from Politecnico di Torino, with a thesis on Image Test Libraries for the on-line self-test of functional units in GPUs running CNNs.

Didattica

Insegnamenti

Corso di laurea magistrale

Architetture dei sistemi di elaborazione. A.A. 2026/27, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Collaboratore del corso
Architetture dei sistemi di elaborazione. A.A. 2025/26, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Collaboratore del corso
Architetture dei sistemi di elaborazione. A.A. 2024/25, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Collaboratore del corso
Computer architectures. A.A. 2024/25, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Collaboratore del corso
Architetture dei sistemi di elaborazione. A.A. 2023/24, INGEGNERIA INFORMATICA (COMPUTER ENGINEERING). Collaboratore del corso

MostraNascondi A.A. passati

Pubblicazioni

Pubblicazioni più recenti Vedi tutte le pubblicazioni su Porto@Iris

Perlo, Giacomo; Porsia, Antonio; Ruospo, Annachiara; Sanchez, Ernesto (In stampa)
Reliability Assessment of QNN Functional Units deployed in RISC-V based systems. In: 2026 Symposium on Integrated Circuits and Systems Design (SBCCI), São Paulo (BRA), 24-28 August 2026
Contributo in Atti di Convegno (Proceeding)
Farnaghinejad, Behnam; Porsia, Antonio; Ruospo, Annachiara; Savino, Alessandro; Di ... (In stampa)
Power Side-Channel Analysis of the CVA6 RISC-V Core at the RTL Level Using VeriSide. In: RESCUER: The first workshop on REliable and SeCUrE RISC-V architectures - Colocated with the IEEE European Test Symposium 2025, Tallinn, ESTONIA, May 26 - 30, 2025
Contributo in Atti di Convegno (Proceeding)
Perlo, Giacomo; Porsia, Antonio; Ruospo, Annachiara; Sanchez, Ernesto (2026)
Emulating SDC-1 Hardware Faults Through Application Level Bit-Flip Injections in QNNs. In: 2026 IEEE 27th Latin American Test Symposium (LATS), Florianópolis (BRA), 17-20 March 2026, pp. 1-6. ISBN: 979-8-3195-4235-9
Contributo in Atti di Convegno (Proceeding)
Angione, Francesco; Bernardi, Paolo; Giardino, Nicola Di Gruttola; Filipponi, Gabriele; ... (2026)
Advances in Testing and Reliability Benchmarks. In: 31st IEEE European Test Symposium, ETS 2026, Chania (GRC), 25-29 May 2026, pp. 1-10. ISBN: 979-8-3195-1763-0
Contributo in Atti di Convegno (Proceeding)
Fezza, Lorenzo; Porsia, Antonio; Ruospo, Annachiara; Sanchez, Ernesto; Sonza Reorda, ... (2026)
Exploiting spatial and temporal consistency for fault detection in semantic segmentation NN for indoor and outdoor exploration. In: MICROPROCESSORS AND MICROSYSTEMS, vol. 124. ISSN 0141-9331
Contributo su Rivista