Contrattista di Ricerca
Dipartimento di Elettronica e Telecomunicazioni (DET)
Profilo
Settore scientifico discliplinare
(Area 0009 - Ingegneria industriale e dell'informazione)
Didattica
Insegnamenti
Corso di laurea magistrale
- Integrated systems architecture. A.A. 2025/26, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
- Hardware & Wireless Security (modulo di Hardware and embedded security). A.A. 2025/26, CYBERSECURITY ENGINEERING. Collaboratore del corso
- Hardware & Wireless Security (modulo di Hardware and embedded security). A.A. 2024/25, CYBERSECURITY. Collaboratore del corso
- Integrated systems architecture. A.A. 2023/24, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso
Pubblicazioni
Pubblicazioni più recenti Vedi tutte le pubblicazioni su Porto@Iris
- Dolmeta, Alessandra (2025)
A Post-Quantum Secure RISC-V application core for IoT: from hardware design to applications. relatore: MASERA, Guido; MARTINA, MAURIZIO; , 38. XXXVIII Ciclo, P.: 249
Doctoral Thesis - Dolmeta, Alessandra; Piscopo, Valeria; Martina, Maurizio; Masera, Guido (2025)
CHIMERA: Cryptographic Hardware for Integrated Multipurpose Engine on RISC-V with ASCON. In: IEEE Computer Society Annual Symposium on VLSI, Kalamata (Gre), July 6-9, 2025, pp. 1-6. ISBN: 979-8-3315-3477-6
Contributo in Atti di Convegno (Proceeding) - Dolmeta, Alessandra; Piscopo, Valeria; Mirigaldi, Mattia; Martina, Maurizio; Masera, ... (2025)
RISC-V Based Keccak Co-Processor for NIST Post-Quantum Cryptography Standards. In: 2025 IEEE International Symposium on Circuits and Systems, Londra (UK), May 25-28, 2025, pp. 1-5. ISBN: 979-8-3503-5683-0
Contributo in Atti di Convegno (Proceeding) - Piscopo, Valeria; Dolmeta, Alessandra; Mirigaldi, Mattia; Martina, Maurizio; Masera, ... (2025)
A Deep Dive into Integration Methodologies in RISC-V. In: 22nd ACM International Conference on Computing Frontiers, Cagliari (Ita), May 28-30, 2025, pp. 30-33. ISBN: 979-8-4007-1393-4
Contributo in Atti di Convegno (Proceeding) - Farnaghinejad, Behnam; Bellizia, Davide; Dolmeta, Alessandra; Masera, Guido; Porsia, ... (2025)
Power Side-Channel Vulnerabilities of a RISC-V Cryptography Accelerator Integrated into CVA6 via Core-V eXtension Interface (CV-X-IF). In: International Test Conference 2025, San Diego, California (USA), September 20-26, 2025, pp. 233-242. ISBN: 979-8-3315-7041-5
Contributo in Atti di Convegno (Proceeding)