Valeria Piscopo

Tutori

• Guido Masera
• Maurizio Martina

Corso di laurea magistrale

• Digital Electronics. A.A. 2025/26, INGEGNERIA ELETTRONICA (ELECTRONIC ENGINEERING). Collaboratore del corso

Corso di laurea di 1° livello

• Digital systems electronics. A.A. 2025/26, INGEGNERIA ELETTRONICA. Collaboratore del corso
• Digital systems electronics. A.A. 2024/25, INGEGNERIA ELETTRONICA. Collaboratore del corso

• Architetture hardware digitali per EDGE computing (DET)

• Giuffrida, Luigi; Dolmeta, Alessandra; Naclerio, Alessio; Piscopo, Valeria; Mirigaldi, ... (2026)
  PolHEEPo: A 65 nm 6mm2 RISC-V SoC Filling the Gap Between Cloud and Edge Computing. In: IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS. II, EXPRESS BRIEFS, pp. 1-1. ISSN 1549-7747
  Contributo su Rivista
• Cutrera, Giuseppe; Dolmeta, Alessandra; Piscopo, Valeria; Martina, Maurizio; Masera, ... (2026)
  A Lightweight Accelerator for the LESS Digital Signature Scheme. In: CRYPTOGRAPHY, vol. 10. ISSN 2410-387X
  Contributo su Rivista
• Dolmeta, Alessandra; Piscopo, Valeria; Martina, Maurizio; Masera, Guido (2026)
  CIRCE CROSS Integrated RISC-V Cryptographic Extension. In: 2026 Design, Automation & Test in Europe Conference (DATE), Verona (Ita), 20 - 23 April 2026, pp. 1-3. ISBN: 978-3-9826741-1-7
  Contributo in Atti di Convegno (Proceeding)
• Dolmeta, Alessandra; Piscopo, Valeria; Martina, Maurizio; Masera, Guido (2025)
  CHIMERA: Cryptographic Hardware for Integrated Multipurpose Engine on RISC-V with ASCON. In: IEEE Computer Society Annual Symposium on VLSI, Kalamata (Gre), July 6-9, 2025, pp. 1-6. ISBN: 979-8-3315-3477-6
  Contributo in Atti di Convegno (Proceeding)
• Dolmeta, Alessandra; Piscopo, Valeria; Mirigaldi, Mattia; Martina, Maurizio; Masera, ... (2025)
  RISC-V Based Keccak Co-Processor for NIST Post-Quantum Cryptography Standards. In: 2025 IEEE International Symposium on Circuits and Systems, Londra (UK), May 25-28, 2025, pp. 1-5. ISBN: 979-8-3503-5683-0
  Contributo in Atti di Convegno (Proceeding)